JP3260549B2 - バイポーラ型半導体集積回路装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラ型半導体集
積回路装置、特にバイポーラ・トランジスタの製造方法
に関するものである。

【０００２】

【従来の技術】半導体集積回路装置の用途として、特に
高速動作を必要とする分野では、一般にＥＣＬ（Ｅｍｉ
ｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）／ＣＭＬ（Ｃ
ｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）系のバイポーラ
型半導体集積回路装置が用いられている。ＥＣＬ／ＣＭ
Ｌ系回路においては、消費電力、論理振幅を一定とした
場合、回路を構成する素子と配線の寄生容量及びトラン
ジスタのベース抵抗と電流利得帯域幅積によって動作速
度が決定される。

【０００３】このうち、寄生容量の低減には、特に、動
作速度への寄与が大きいトランジスタのベース、コレク
タ間の接合容量を低減することが必要である。このため
には、多結晶シリコン膜を用いて、ベース電極を素子領
域の外部に引き出し、ベース面積を縮小することが有効
である。また、多結晶シリコン抵抗及び金属配線を厚い
分離酸化膜上に形成して、これらの寄生容量を低減する
方法が一般に採用されている。

【０００４】一方、ベース抵抗の低減には、不活性ベー
ス層を低抵抗化するとともに、エミッタ幅を縮小して、
エミッタ直下の活性ベース層の抵抗を減少させることが
必要である。また、電流利得帯域幅積の向上には、エミ
ッタ及びベース接合を浅接合化するとともに、コレクタ
のエピタキシャル層を薄くすることが有効である。

【０００５】これらに応えるために、例えば、「特開平
４−３２４６４０」等に開示されたバイポーラ型半導体
集積回路装置の製造方法を、図４及び図５を参照しなが
ら以下に説明する。図４（ａ）〜（ｃ）はその工程断面
図（その１）、図５（ａ）〜（ｃ）はその工程断面図
（その２）である。

【０００６】（１）まず、図４（ａ）に示すように、素
子分離後、約３０００Åの多結晶シリコン膜３０５を形
成し、表面に２００Å程度のパッド酸化膜３０６を生成
した後、約１０００〜２０００Åのシリコン窒化膜３０
７を堆積し、そのシリコン窒化膜３０７のパターンを形
成し、多結晶シリコン膜３０５を選択酸化して、多結晶
シリコン酸化膜３０８ａ，３０８ｂ，３０８ｃを形成す
る。ここで、３０１はＰ^- 型シリコン基板、３０２はＮ
⁺ 型埋込拡散層、３０３はＮ^- 型エピタキシャル層、３
０４は素子分離酸化膜、３０５ａ，３０５ｂは多結晶シ
リコン膜、３０６ａ，３０６ｂはパッド酸化膜、３０７
ａ，３０７ｂはシリコン窒化膜を示している。

【０００７】（２）次に、図４（ｂ）に示すように、熱
リン酸を用いて、パッド酸化膜３０６ａ，３０６ｂ上の
シリコン窒化膜３０７ａ，３０７ｂを除去する。

【０００８】（３）次に、将来、図４（ｃ）に示すよう
に、コレクタ引き出し電極となる多結晶シリコン膜３０
５ｂ中にＮ型の不純物であるリンをドーピングして、ア
ニールを行うことにより、多結晶シリコン膜３０５ｂ直
下のＮ^- 型エピタキシャル層をＮ⁺ 領域にする。更に、
シリコン窒化膜を全面に形成し、エミッタとなる部分の
シリコン窒化膜を除去し、シリコン窒化膜３０９ａ，３
０９ｂを形成する。（４）続いて、図５（ａ）に示すよ
うに、多結晶シリコン膜を選択酸化し、多結晶シリコン
酸化膜３１０を形成する。この時、Ｎ^- 型エピタキシャ
ル層３０３の少なくとも一部が酸化されるようにする。
これにより、多結晶シリコン膜３０５ａは、多結晶シリ
コン膜３０５ｃ，３０５ｄに分割される。

【０００９】（５）次に、多結晶シリコン膜３０５ｃ，
３０５ｄ中に、Ｐ型の不純物であるホウ素をドーピング
する。そして、図５（ｂ）に示すように、緩衝弗酸を用
いて、多結晶シリコン酸化膜３１０を除去する。する
と、将来、真性ベース領域、及びエミッタ領域となる部
分が開口される。

【００１０】（６）続いて、図５（ｃ）に示すように、
約１００Å程度の熱酸化を行い、例えば、ホウ素を１０
ｋｅＶの加速エネルギーで、ドーズ量１〜５×１０¹³原
子／ｃｍ² を打ち込み、真性ベース領域３１１を形成す
る。この時の熱処理で、多結晶シリコン膜３０５ｃ，３
０５ｄからホウ素が拡散し、外部ベース領域３１２ａ，
３１２ｂが同時に形成される。そして、ＣＶＤ酸化膜、
多結晶シリコン膜を堆積する。その後、多結晶シリコン
膜を全面エッチバックし、その多結晶シリコン膜のサイ
ドウォール３１３ａ，３１３ｂを形成し、これをマスク
にＣＶＤ酸化膜をエッチバックし、エミッタを開口す
る。この時の開口幅は、シリコン窒化膜３０９ａ，３０
９ｂの間隔よりも自己整合的に縮小されている。次に、
多結晶シリコン膜を全面に堆積し、熱酸化膜を形成後、
イオン注入を行い、エミッタ電極多結晶シリコン膜３１
４を形成し、熱処理により、エミッタ領域３１５を形成
する。

【００１１】次に、全面に絶縁膜３１６を形成し、その
後、図示しないが、ベース、コレクタの電極上の絶縁膜
を選択的に除去し、金属電極配線を行う。

【００１２】以上のような製造方法によれば、多結晶シ
リコン膜の選択酸化領域にエミッタを形成し、その選択
酸化領域に隣接する残存多結晶シリコン膜からの拡散に
より、高濃度不活性ベースを形成するので、高濃度不活
性ベースとエミッタとの間隔を著しく縮小することがで
き、最小設計寸法よりも幅の狭いエミッタを形成するこ
とができる。

【００１３】また、ベース領域全体の幅は、最小設計寸
法の３倍でよいため、ベース・コレクタ接合容量を低減
することができる。

【００１４】更に、エミッタ接合のほとんど全てが、低
濃度の活性ベースとの接合であり、エミッタ幅の縮小と
相俟ってエミッタ・ベース接合容量も減少される。

【００１５】また、接合深さは、０．３μｍ以下に形成
することができるので、エピタキシャル層を１μｍまた
はそれ以下に薄膜化することができ、キャリアのコレク
タ空乏層走行時間が短縮する。更に、上述の接合容量の
減少により、コレクタ時定数、エミッタ時定数が短縮
し、これらにより、電流利得帯域幅積を向上させること
ができる。

【００１６】したがって、トランジスタのベース抵抗、
寄生容量を低減し、電流利得帯域幅積を向上させること
ができるので、著しい高速化を達成することができると
いう特長を有している。

【００１７】

【発明が解決しようとする課題】しかしながら、以上述
べた従来のバイポーラ型半導体集積回路装置の製造方法
では、将来、エミッタとなる部分の多結晶シリコン酸化
膜３１０を緩衝弗酸を用いて除去する際に、多結晶シリ
コン膜上に形成したパッド酸化膜３０６ａ，３０６ｂを
通してエッチングが進行し、フィールドとなる多結晶シ
リコン酸化膜３０８ａ，３０８ｂがエッチングされてし
まい、シリコン窒化膜との間に空洞３２０が形成されて
しまう。このため、異状な段差形状が作られてしまい、
配線工程において、配線のショートや断切れを発生させ
るという問題点があった。

【００１８】本発明は、上記問題点を除去し、エッチン
グの制御性を向上させ、異状な段差形状をなくし、歩留
まりのよい高速性能を有するバイポーラ型半導体集積回
路装置の製造方法を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明は、上記目的を達
成するために、バイポーラ型半導体集積回路装置の製造
方法において、 （Ａ）半導体基板（１０３）上に、多結晶半導体膜（１
０５）、第１の絶縁膜（１０６）を順次形成し、選択さ
れた領域に、第１の耐酸化性膜（１０７）のパターンを
形成し、選択酸化を行い、前記多結晶半導体膜（１０
５）の一部を第１の多結晶半導体酸化膜（１０８）とす
る工程と、前記第１の耐酸化性膜（１０７）を除去する
工程と、前記多結晶半導体膜（１０５）上の前記第１の
絶縁膜（１０６）を除去する工程と、前記多結晶半導体
膜（１０５）上に第２の耐酸化性膜（１１０）を形成
し、活性領域となる部分を開口する工程と、選択酸化を
行い、前記開口により露出している前記多結晶半導体膜
（１０５）を第２の多結晶半導体酸化膜（１１１）とす
る工程と、前記第２の多結晶半導体酸化膜（１１１）を
ウェットエッチングで除去し、活性領域を形成するため
の開口部を形成する工程とを施すようにしたものであ
る。

【００２０】（Ｂ）半導体基板（２０３）上に、多結晶
半導体膜（２０５）、第１の絶縁膜（２０６）を順次形
成し、選択された領域に、第１の耐酸化性膜（２０７）
のパターンを形成し、選択酸化を行い、前記多結晶半導
体膜（２０５）の一部を第１の多結晶半導体酸化膜（２
０８）とする工程と、前記第１の耐酸化性膜（２０７）
を除去する工程と、前記多結晶半導体膜（２０５）上の
第１の絶縁膜（２０６ａ）において、活性領域を画成す
るために第１の多結晶半導体酸化膜（２０８ａ，２０８
ｂ）に延在する第１の絶縁膜（２０６ａ）を除去して、
第１の絶縁膜（２０６ａ）の島領域を形成する工程と、
前記第１の絶縁膜（２０６ａ）の島領域中に少なくとも
開口部分が形成される第２の耐酸化性膜（２１０ａ，２
１０ｂ）を形成する工程と、選択酸化を行い、前記開口
部分の下に存在する多結晶半導体膜（２０５ａ）を第２
の多結晶半導体酸化膜（２１１）とする工程と、前記第
２の多結晶半導体酸化膜（２１１）をウェットエッチン
グで除去し、活性領域を形成するための開口部を形成す
る工程とを施すようにしたものである。

【００２１】

【作用】本発明によれば、上記したように、 （Ａ）半導体基板（１０３）上に、多結晶半導体膜（１
０５）、第１の絶縁膜（１０６）を順次形成し、選択さ
れた領域に、第１の耐酸化性膜（１０７）のパターンを
形成し、選択酸化を行い、前記多結晶半導体膜（１０
５）の一部を第１の多結晶半導体酸化膜（１０８）とし
た後、第１の耐酸化性膜（１０７）を除去し、更に、多
結晶半導体膜（１０５）上の第１の絶縁膜（１０６）を
すべて除去した後、第２の耐酸化性膜（１１０）のパタ
ーンを形成し選択酸化して第２の多結晶半導体酸化膜
（１１１）を形成する。その後、ウェットエッチングで
第２の多結晶半導体酸化膜（１１１）を除去する。

【００２２】したがって、選択酸化のマスクとして用い
る耐酸化性膜（シリコン窒化膜）と多結晶シリコン膜の
間に第１の絶縁膜（パッド酸化膜）が存在しないため
に、多結晶シリコン酸化膜をウェットエッチングで除去
する際、第１の絶縁膜がエッチングされて、フィールド
上の酸化膜までエッチングされることがなくなる。その
ため、フィールド上の酸化膜が異状な形状になることは
なく、不必要な段差等がなくなり、配線のショートや断
切れを発生させることがなく、半導体集積回路装置の歩
留まりも向上できる。

【００２３】更に、このトランジスタと同時に形成され
る容量、すなわちベース電極多結晶シリコン膜とエミッ
タ電極多結晶シリコン膜で挟まれた絶縁膜が、シリコン
窒化膜のみとなるため、これまでのパッド酸化膜＋シリ
コン窒化膜の構成に比べて、単位面積あたりの容量が大
きくなる。したがって、集積回路面積の縮小化が可能と
なる。

【００２４】（Ｂ）半導体基板（２０３）上に多結晶半
導体膜（２０５）、第１の絶縁膜（２０６）を順次形成
し、選択された領域に第１の耐酸化性膜（２０７）のパ
ターンを形成し、選択酸化を行い、前記多結晶半導体膜
（２０５）の一部を第１の多結晶半導体酸化膜（２０
８）とした後、第１の耐酸化性膜（２０７）を除去す
る。更に多結晶半導体膜（２０５）上の第１の絶縁膜
（２０６）の島領域（２０６ｃ）を形成する。この島領
域（２０６ｃ）は第１の多結晶半導体酸化膜（２０８）
とは接続されていないようにする。その後、この島領域
（２０６ｃ）上に開口部を有する耐酸化性膜（２１０）
のパターンを形成し、選択酸化して、第２の多結晶半導
体酸化膜（２１１）を形成する。その後、ウェットエッ
チングで第２の多結晶半導体酸化膜（２１１）を除去す
る。

【００２５】したがって、選択酸化のマスクとして用い
る耐酸化性膜（シリコン窒化膜）のパターニングを行う
際、耐酸化性膜（シリコン窒化膜）の下に第１の絶縁膜
（パッド酸化膜）があると、ドライエッチングのストッ
パーとして働くため、この工程の安定化が図られる。

【００２６】更に、第１の絶縁膜（パッド酸化膜）が選
択酸化をする領域に延在するため、バーズビーグが入
り、選択酸化膜のＮ^- 型エピタキシャル層にかかる応力
を抑えることができ、結晶欠陥の発生等を防ぎ、トラン
ジスタの歩留まりが著しく向上する。

【００２７】

【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。

【００２８】図１は本発明の第１実施例を示すバイポー
ラ型半導体集積回路装置の工程断面図（その１）、図２
はそのバイポーラ型半導体集積回路装置の工程断面図
（その２）、図３はそのバイポーラ型半導体集積回路装
置の工程断面図（その３）である。

【００２９】（１）まず、図１（ａ）に示すように、Ｐ
^- 型シリコン基板１０１の一主面にＮ⁺ 型埋込拡散層１
０２を形成し、更に、Ｎ^- 型エピタキシャル層１０３を
形成し、公知の技術を用いて、素子分離を行った後、約
３０００Åの多結晶シリコン膜（第１の多結晶シリコン
膜）１０５をＣＶＤ法で成長させ、熱酸化を行って、こ
の多結晶シリコン膜の表面に２００Å程度のパッド酸化
膜（第１の絶縁膜）１０６を形成し、続いて、ＣＶＤ法
を用いて、約１５００Å程度のシリコン窒化膜１０７
（第１の耐酸化性膜）を形成し、公知のホトリソグラフ
ィ技術を用いて、シリコン窒化膜をパターニングして、
これを耐酸化性膜として用いることで、多結晶シリコン
膜１０５の選択酸化を行い、多結晶シリコン酸化膜１０
８ａ，１０８ｂ，１０８ｃを形成する。ここで、１０４
は素子分離酸化膜、１０６ａ，１０６ｂは分割されたパ
ッド酸化膜、１０７ａ，１０７ｂは分割されたシリコン
窒化膜を示す。

【００３０】（２）次に、図１（ｂ）に示すように、熱
リン酸を用いてシリコン窒化膜１０７ａ，１０７ｂを除
去する。この時、酸化膜との選択比は良好であるため、
パッド酸化膜１０６ａ，１０６ｂは残存する。ここで、
１０５ａ，１０５ｂは分割された多結晶シリコン膜であ
る。

【００３１】（３）次いで、図１（ｃ）に示すように、
公知のホトリソグラフィ技術とイオン注入技術を用い
て、コレクタ引き出し電極となる部分の多結晶シリコン
膜１０５ｂにＮ型の不純物、例えば、リンをドーピング
して、アニールを行うことにより、リンでドーピングさ
れた多結晶シリコン膜１０５ｂからリンを拡散させて、
Ｎ^- 型エピタキシャル層をＮ⁺ 型にする。その後、公知
のエッチング技術を用いて、パッド酸化膜１０６ａ，１
０６ｂを除去する。

【００３２】（４）次に、ＣＶＤ技術を用いて、シリコ
ン窒化膜（第２の耐酸化性膜）１１０を形成し、ホトリ
ソグラフィ技術を用いてパターニングを行い、図１
（ｄ）に示すように、将来、エミッタとなる領域の多結
晶シリコン膜１０５ａのみを露出させる。ここで、１１
０ａ，１１０ｂはパターニングされたシリコン窒化膜で
ある。

【００３３】（５）続いて、図２（ａ）に示すように、
シリコン窒化膜１１０ａ，１１０ｂを耐酸化性膜として
用いて、多結晶シリコン膜１０５ａを多結晶シリコン酸
化膜１１１にする。この時の酸化は、多結晶シリコン酸
化膜１１１が少なくともＮ^-型エピタキシャル層に接す
るまで行う。ここで、１０５ｃ，１０５ｄは、多結晶シ
リコン膜１０５ａが更に分割された多結晶シリコン膜で
ある。

【００３４】（６）そして、イオン注入技術を用いて、
シリコン窒化膜１１０ａ，１１０ｂを介して、多結晶シ
リコン膜１０５ｃ，１０５ｄ中にＰ型の不純物であるボ
ロンをドーピングする。例えば、加速エネルギー１００
ｋｅＶ，ドーズ量１×１０¹⁵原子／ｃｍ² 程度とする。
続いて、図２（ｂ）に示すように、緩衝弗酸を用いて多
結晶シリコン酸化膜１１１を除去する。この時、シリコ
ン窒化膜１１０ａ，１１０ｂがエッチングのマスクとな
る。更に、多結晶シリコン膜１０５ｃ，１０５ｄとシリ
コン窒化膜１１０ａ，１１０ｂ間にパッド酸化膜が存在
しないため、エッチングがフィールド上の酸化膜まで進
むことはない。この工程で、将来、真性ベース領域及び
エミッタ領域となる開口部１２０が形成される。

【００３５】（７）次に、図２（ｃ）に示すように、例
えば、８００℃、５０分、酸素雰囲気で、約１００Å程
度の熱酸化を行い、開口部１２０のみに熱酸化膜１１２
を形成する。続いて、例えば、ホウ素を１０ｋｅＶの加
速エネルギーでドーズ量１〜５×１０¹³原子／ｃｍ² を
打ち込み、真性ベース領域１１３を形成する。この時の
熱処理で、多結晶シリコン膜１０５ｃ，１０５ｄからホ
ウ素が拡散し、外部ベース領域１１４ａ，１１４ｂが同
時に形成される。

【００３６】（８）次に、図３（ａ）に示すように、Ｃ
ＶＤ酸化膜１１５、多結晶シリコン膜（第２の多結晶シ
リコン膜）１１６を堆積する。

【００３７】（９）次に、図３（ｂ）に示すように、多
結晶シリコン膜１１６を全面エッチバックし、多結晶シ
リコン膜のサイドウォール１１６ａ，１１６ｂを形成
し、これをマスクに酸化膜をエッチバックしてエミッタ
を開口する。この時の開口幅はシリコン窒化膜１１０
ａ，１１０ｂの間隔よりも自己整合的に縮小されてい
る。

【００３８】（１０）次いで、３０００Å程度の多結晶
シリコン膜（第３の多結晶シリコン膜）１１７を全面に
堆積し、表面に２００Å程度の酸化膜（図示せず）を形
成した後、砒素を１×１０¹⁶原子／ｃｍ² 程度イオン注
入する。続いて、エミッタ領域以外の酸化膜（図示せ
す）、多結晶シリコン膜１１７、シリコン窒化膜１１０
ａ，１１０ｂをパターニングすることにより、エミッタ
電極多結晶シリコン膜１１７ａを形成する。更に、熱処
理により、図３（ｃ）に示すように、エミッタ電極多結
晶シリコン膜１１７ａからの拡散で、真性ベース領域１
１３中にエミッタ領域１１８を形成する。続いて、全面
に絶縁膜１１９を形成する。

【００３９】この後、図示しないが、エミッタ、ベー
ス、コレクタの電極上の絶縁膜を選択的に除去し、金属
電極配線を行う。

【００４０】以下、本発明の第２実施例を図面を参照し
て詳細に説明する。

【００４１】図６は本発明の第２実施例を示すバイポー
ラ型半導体集積回路装置の工程断面図（その１）、図７
はそのバイポーラ型半導体集積回路装置の工程断面図
（その２）、図８はそのバイポーラ型半導体集積回路装
置の工程断面図（その３）である。

【００４２】（１）まず、図６（ａ）に示すように、Ｐ
^- 型シリコン基板２０１の一主面にＮ⁺ 型埋込拡散層２
０２を形成し、更に、Ｎ^- 型エピタキシャル層２０３を
形成し、公知の技術を用いて素子分離を行った後、約３
０００Åの多結晶シリコン膜２０５（第１の多結晶シリ
コン膜）をＣＶＤ法で成長させ、熱酸化を行って、多結
晶シリコン膜の表面に２００Å程度のパッド酸化膜（第
１の絶縁膜）２０６を形成し、続けてＣＶＤ法を用いて
約１５００Å程度のシリコン窒化膜２０７（第１の耐酸
化性膜）を形成し、公知のホトリソグラフィ技術を用い
てシリコン窒化膜をパターニングして、これを耐酸化性
膜として用いることで、多結晶シリコン膜２０５の選択
酸化を行い、多結晶シリコン酸化膜２０８ａ，２０８
ｂ，２０８ｃを形成する。ここで、２０４は素子分離酸
化膜、２０６ａ，２０６ｂは分割されたパッド酸化膜、
２０７ａ，２０７ｂは分割されたシリコン窒化膜を示
す。

【００４３】（２）次いで、図６（ｂ）に示すように、
熱リン酸を用いて、シリコン窒化膜２０７ａ，２０７ｂ
を除去する。このとき、酸化膜との選択比は良好である
ため、パッド酸化膜２０６ａ，２０６ｂは残存する。こ
こで、２０５ａ，２０５ｂは分割された多結晶シリコン
膜である。

【００４４】（３）次に、図６（ｃ）に示すように、公
知のホトリソグラフィ技術とイオン注入技術を用いて、
コレクタ引き出し電極となる部分の多結晶シリコン膜２
０５ｂにＮ型の不純物、例えばリンをドーピングして、
アニールを行うことにより、リンでドーピングされた多
結晶シリコン膜２０５ｂからリンを拡散させて、Ｎ^-型
エピタキシャル層をＮ⁺ 型にする。その後、公知のホト
リソグラフィ技術を用いて、レジスト２０９ａ，２０９
ｂのパターニングを行う。

【００４５】この時、少なくとも、選択酸化を行う多結
晶シリコン膜上には、レジストのパターンが形成される
ようにする。

【００４６】（４）次に、図６（ｄ）に示すように、レ
ジストのパターンをエッチングのマスクとして、公知の
エッチング技術を用いて、パッド酸化膜２０６ａを選択
的に除去し、活性領域となる部分に島状のパッド酸化膜
２０６ｃを形成する。

【００４７】（５）次いで、図７（ａ）に示すように、
ＣＶＤ技術を用いて、シリコン窒化膜（第２の耐酸化性
膜）２１０を形成し、ホトリソグラフィ技術を用いてパ
ターニングを行う。将来、エミッタとなる領域の多結晶
シリコン膜２０５ａ上のパッド酸化膜のみを露出させ
る。ここで、２１０ａ，２１０ｂはパターニングされた
シリコン窒化膜である。

【００４８】（６）続いて、図７（ｂ）に示すように、
シリコン窒化膜２１０ａ，２１０ｂを耐酸化性膜として
用いて、多結晶シリコン膜２０５ａを多結晶シリコン酸
化膜２１１にする。この時の酸化は、多結晶シリコン酸
化膜２１１が少なくともＮ^-型エピタキシャル層に接す
るまで行う。ここで、２０５ｃ，２０５ｄは、多結晶シ
リコン膜２０５ａが更に分割された多結晶シリコン膜で
ある。

【００４９】（７）次に、図７（ｃ）に示すように、イ
オン注入技術を用いて、シリコン窒化膜２１０ａ，２１
０ｂを介して、多結晶シリコン膜２０５ｃ，２０５ｄ中
にＰ型の不純物であるボロンをドーピングする。例え
ば、加速エネルギー１００ｋｅＶ，ドーズ量１×１０¹⁵
原子／ｃｍ² 程度とする。続いて、緩衝弗酸を用いて多
結晶シリコン酸化膜２１１を除去する。この時、シリコ
ン窒化膜２１０ａ，２１０ｂがエッチングのマスクとな
る。更に、多結晶シリコン膜２０５ｃ，２０５ｄとシリ
コン窒化膜２１０ａ，２１０ｂの間のパッド酸化膜が存
在する部分は、この時エッチングされるが、フィールド
上の酸化膜までつながっていないため、フィールド上の
酸化膜がエッチングされることはない。この工程で将
来、真性ベース領域及びエミッタ領域となる開口部分２
２０が形成される。

【００５０】（８）続いて、図７（ｄ）に示すように、
例えば、８００℃、５０分、酸素雰囲気で、約１００Å
程度の熱酸化を行い、熱酸化膜２１２を形成する。次
に、例えば、ホウ素を１０ｋｅＶの加速エネルギーでド
ーズ量１〜５×１０¹³原子／ｃｍ² 程度を打ち込み、真
性ベース領域２１３を形成する。この時の熱処理で多結
晶シリコン膜２０５ｃ，２０５ｄからホウ素が拡散し、
外部ベース領域２１４ａ，２１４ｂが同時に形成され
る。

【００５１】（９）次に、図８（ａ）に示すように、Ｃ
ＶＤ酸化膜２１５、多結晶シリコン膜（第２の多結晶シ
リコン膜）２１６を堆積する。

【００５２】（１０）次に、図８（ｂ）に示すように、
多結晶シリコン膜２１６を全面エッチバックし、多結晶
シリコン膜のサイドウォール２１６ａ，２１６ｂを形成
し、これをマスクに酸化膜をエッチバックしてエミッタ
を開口する。この時の開口幅はシリコン窒化膜２１０
ａ，２１０ｂの間隔よりも自己整合的に縮小されてい
る。

【００５３】（１０）次いで、３０００Å程度の多結晶
シリコン膜（第３の多結晶シリコン膜）２１７を全面に
堆積し、表面に２００Å程度の酸化膜（図示せず）を形
成した後、砒素を１×１０¹⁶原子／ｃｍ² 程度イオン注
入する。続いて、エミッタ領域以外の酸化膜（図示せ
す）、多結晶シリコン膜２１７、シリコン窒化膜２１０
ａ，２１０ｂをパターニングすることにより、エミッタ
電極多結晶シリコン膜２１７ａを形成する。更に、熱処
理により、図８（ｃ）に示すように、多結晶シリコン膜
２１７ａからの拡散で真性ベース領域２１３中にエミッ
タ領域２１８を形成する。続いて、全面に絶縁膜２１９
を形成する。

【００５４】この後、図示しないが、エミッタ、ベー
ス、コレクタの電極上の絶縁膜を選択的に除去し、金属
電極配線を行う。

【００５５】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。

【００５６】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、（１）選択酸化のマスクとして用いる耐酸化性
膜（シリコン窒化膜）と多結晶シリコン膜の間に第１の
絶縁膜（パッド酸化膜）が存在しないために、多結晶シ
リコン酸化膜をウェットエッチングで除去する際、第１
の絶縁膜がエッチングされて、フィールド上の酸化膜ま
でエッチングされることがなくなる。そのため、フィー
ルド上の酸化膜が異状な形状になることなく、不必要な
段差等がなくなり、配線のショートや断切れを発生させ
ることがなく、半導体集積回路装置の歩留まりも向上で
きる。

【００５７】更に、このトランジスタと同時に形成され
る容量、すなわちベース電極多結晶シリコン膜とエミッ
タ電極多結晶シリコン膜で挟まれた絶縁膜がシリコン窒
化膜のみとなるため、これまでのパッド酸化膜＋シリコ
ン窒化膜の構成に比べて、単位面積あたりの容量が大き
くなる。したがって、集積回路面積の縮小化が可能とな
る。

【００５８】（２）選択酸化のマスクとして用いる耐酸
化性膜（シリコン窒化膜）のパターニングを行う際、耐
酸化性膜（シリコン窒化膜）の下に第１の絶縁膜（パッ
ド酸化膜）を残すことにより、ドライエッチングのスト
ッパーとすることができ、工程の安定化を図ることがで
きる。

【００５９】更に、第１の絶縁膜（パッド酸化膜）が選
択酸化をする領域に延在するため、バーズビーグが入
り、選択酸化膜のＮ^- 型エピタキシャル層にかかる応力
を抑えることができ、結晶欠陥の発生等を防ぎ、トラン
ジスタの歩留まりを著しく向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すバイポーラ型半導体
集積回路装置の工程断面図（その１）である。

【図２】本発明の第１実施例を示すバイポーラ型半導体
集積回路装置の工程断面図（その２）である。

【図３】本発明の第１実施例を示すバイポーラ型半導体
集積回路装置の工程断面図（その３）である。

【図４】従来のバイポーラ型半導体集積回路装置の工程
断面図（その１）である。

【図５】従来のバイポーラ型半導体集積回路装置の工程
断面図（その２）である。

【図６】本発明の第２実施例を示すバイポーラ型半導体
集積回路装置の工程断面図（その１）である。

【図７】本発明の第２実施例を示すバイポーラ型半導体
集積回路装置の工程断面図（その２）である。

【図８】本発明の第２実施例を示すバイポーラ型半導体
集積回路装置の工程断面図（その３）である。

【符号の説明】

１０１，２０１ Ｐ^- 型シリコン基板 １０２，２０２ Ｎ⁺ 型埋込拡散層 １０３，２０３ Ｎ^- 型エピタキシャル層 １０４，２０４ 素子分離酸化膜 １０５，１０５ａ，１０５ｂ，１０５ｃ，１０５ｄ，２
０５，２０５ａ，２０５ｂ，２０５ｃ，２０５ｄ 多
結晶シリコン膜（第１の多結晶シリコン膜） １０６，１０６ａ，１０６ｂ，２０６，２０６ａ，２０
６ｂ パッド酸化膜（第１の絶縁膜） １０７，１０７ａ，１０７ｂ，２０７，２０７ａ，２０
７ｂ シリコン窒化膜（第１の耐酸化性膜） １０８ａ，１０８ｂ，１０８ｃ，２０８ａ，２０８ｂ，
２０８ｃ 多結晶シリコン酸化膜 １１０，１１０ａ，１１０ｂ，２１０，２１０ａ，２１
０ｂ シリコン窒化膜（第２の耐酸化性膜） １１１，２１１ 多結晶シリコン酸化膜 １１２，２１２ 熱酸化膜 １１３，２１３ 真性ベース領域 １１４ａ，１１４ｂ，２１４ａ，２１４ｂ 外部ベー
ス領域 １１５，２１５ ＣＶＤ酸化膜 １１６，２１６ 多結晶シリコン膜（第２の多結晶シ
リコン膜） １１６ａ，１１６ｂ，２１６ａ，２１６ｂ 多結晶シ
リコン膜のサイドウォール １１７，２１７ 多結晶シリコン膜（第３の多結晶シ
リコン膜） １１７ａ，２１７ａ エミッタ電極多結晶シリコン膜 １１８，２１８ エミッタ領域 １１９，２１９ 絶縁膜 １２０，２２０ 開口部 ２０６ｃ 島状のパッド酸化膜 ２０９ａ，２０９ｂ レジスト

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−261746（ＪＰ，Ａ) 特開 平１−123473（ＪＰ，Ａ) 特開 平４−324640（ＪＰ，Ａ) 特開 昭63−186472（ＪＰ，Ａ) 特開 平４−372136（ＪＰ，Ａ) 特開 平５−21451（ＪＰ，Ａ) 特開 平３−270237（ＪＰ，Ａ) 特開 平３−250660（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/331 H01L 29/73

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】（ａ）半導体基板上に多結晶半導体膜、第
   １の絶縁膜を順次形成し、選択された領域に第１の耐酸
   化性膜のパターンを形成し、選択酸化を行い、前記多結
   晶半導体膜の一部を第１の多結晶半導体酸化膜とする工
   程と、 （ｂ）前記第１の耐酸化性膜を除去する工程と、 （ｃ）前記多結晶半導体膜上の前記第１の絶縁膜を除去
   する工程と、 （ｄ）前記多結晶半導体膜上に第２の耐酸化性膜を形成
   し、活性領域となる部分を開口する工程と、 （ｅ）選択酸化を行い、前記開口により露出している前
   記多結晶半導体膜を第２の多結晶半導体酸化膜とする工
   程と、 （ｆ）該第２の多結晶半導体酸化膜をウェットエッチン
   グで除去し、活性領域を形成するための開口部を形成す
   る工程とを施すようにしたことを特徴とするバイポーラ
   型半導体集積回路装置の製造方法。
2. 【請求項２】（ａ）半導体基板上に多結晶半導体膜、第
   １の絶縁膜を順次形成し、選択された領域に第１の耐酸
   化性膜のパターンを形成し、選択酸化を行い、前記多結
   晶半導体膜の一部を第１の多結晶半導体酸化膜とする工
   程と、 （ｂ）前記第１の耐酸化性膜を除去する工程と、 （ｃ）前記多結晶半導体膜上の第１の絶縁膜において、
   活性領域を画成するために第１の多結晶半導体酸化膜に
   延在する第１の絶縁膜を除去して、第１の絶縁膜の島領
   域を形成する工程と、 （ｄ）前記第１の絶縁膜の島領域中に少なくとも開口部
   分が形成される第２の耐酸化性膜を形成する工程と、 （ｅ）選択酸化を行い、前記開口部分の下に存在する前
   記多結晶半導体膜を第２の多結晶半導体酸化膜とする工
   程と、 （ｆ）該第２の多結晶半導体酸化膜をウェットエッチン
   グで除去し、活性領域を形成するための開口部を形成す
   る工程とを施すようにしたことを特徴とするバイポーラ
   型半導体集積回路装置の製造方法。