JP4147605B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP4147605B2 JP4147605B2 JP03458898A JP3458898A JP4147605B2 JP 4147605 B2 JP4147605 B2 JP 4147605B2 JP 03458898 A JP03458898 A JP 03458898A JP 3458898 A JP3458898 A JP 3458898A JP 4147605 B2 JP4147605 B2 JP 4147605B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- region
- semiconductor film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に、バイポーラ型LSIの製造方法に関するものである。
【0002】
【従来の技術】
近年CMOSLSIは、そのゲート長の短縮により、トランジスタの高速性能は大幅に向上し、0.3〜0.4μmクラスでは、最大遮断周波数fTは20GHz〜30GHz程度を実現していると言われており、現在主流のバイポーラのfTとほぼ同じレベルに達している。また、単位ゲート当たりの遅延時間が20psec以下のものも報告されており、ECL(Emitter Coupled Logic)に匹敵する。その意味で、基本的論理演算のみのディジタル回路においては、CMOSが集積度や消費電力のみならず、高速性能に関しても既に優位と言える。
【0003】
しかし、アナログ系のICやトランジスタの差動対を必要とする電流モードの高速論理回路に関しては事情が異なる。アナログ系ICには容量負荷が内部と外部に付加されるため、一般的に高い電流駆動能力が必要とされる場合が多い。ところが原理的にCMOSでは、Ids(ドレイン・ソース間電流)がほぼ(Vg −VT )〔ゲート−閾値電圧〕の2乗に比例するのに対し、バイポーラはIe (エミッタ電流)がexp(Vbe)〔ベース・エミッタ間電圧〕に比例するため、gm(コンダクタンス)に決定的な違いが生じ、バイポーラがかなり優位になる。
【0004】
特に、高電流域でこのことが顕著である。このため、容量負荷(配線容量、外部負荷等)への遅延依存率が大きく異なり、CMOSでは、例えば、Gbps帯の伝送用ICで必要となるディジタル系以外の前置アンプ、AGC(自動利得制御)アンプ、レーザー駆動用ICにはほとんど適用が不可能である。
【0005】
また、電流モードの高速論理回路を構成した場合、バイポーラが約80mVのドライブ電圧で、差動対のスイッチングが可能なのに対して、CMOSでは最低300mVが必要となる。
【0006】
このような理由から、原理的にCMOSLSIでは実現不可能なデバイス機能があり、このような領域においてはバイポーラLSIの高い電流駆動能力を兼ね備えた高速性能の重要性がますます高くなっている。
【0007】
バイポーラトランジスタの電流駆動能力は、根本的には飽和電流IS で決定される。その飽和電流IS が高いと、同じVbeで高いIe が得られる。さらに、飽和電流Is はエミッタ面積に比例し、ベース幅とベース濃度に反比例する。これは、ベースキャリア濃度×ベース幅であるガンメル数を一定にした場合は、飽和電流Is はエミッタ面積に比例することを意味する。
【0008】
よって、電流駆動能力を劣化させないためには、エミッタ面積を小さくしないことが望ましい。さらに、高速性能を向上させるためには、ベース幅の短縮や、ベース・コレクタ接合容量の低減、そして入力インピーダンスであるベース抵抗の削減が重要である。
【0009】
このような目的で高速化を実現してきたプロセスを以下に説明する。
【0010】
図3は従来のバイポーラトランジスタの主要な部分の製造工程断面図である。
【0011】
以下、従来のバイポーラトランジスタの製造方法について図3を参照しながら説明する。
【0012】
(1)まず、図3(a)に示すように、P型のウエハ基板に、高濃度のSbをドープした島状の埋め込みN型コレクタ領域201を形成し、ウエハ全面に1×1016/cm3 程度のリンをドープしたN型エピタキシャル層202を形成し、さらにトランジスタ形成領域を残して、公知のホトリソ技術により、選択酸化膜を部分的に形成して、いわゆるフィールド酸化膜203を形成する。
【0013】
(2)次に、図3(b)に示すように、アクティブ領域を1000Å程度熱酸化した酸化膜204を形成した後、全面に多結晶シリコン膜205を1000Å程度生成し、その後、その多結晶シリコン膜205の表面を200Å程度熱酸化して酸化膜206を形成する。さらに、全面にシリコン窒化膜207をLPCVDにより1000Å程度生成した後、公知のホトリソ技術によりアクティブ領域の中心部分を0.5μm程度の幅でレジストのスリットをパターニングした後、連続的な異方性エッチングにより、前記シリコン窒化膜207、酸化膜206、多結晶シリコン膜205を開口する。
【0014】
さらに、全面にシリコン窒化膜を500Å程度LPCVDにより生成した後、異方性エッチングにより、このシリコン窒化膜をエッチングして、前記開口部の側壁にのみ窒化膜のサイドウォール207A、207Bを形成する。
【0015】
(3)次いで、図3(c)に示すように、希釈HF溶液等により露出した酸化膜204をエッチングし、さらにオーバーエッチングにより、横方向に1500Å程度サイドエッチさせる。
【0016】
(4)次に、図3(d)に示すように、選択的なエピタキシャル成長法により、2×1018/cm3 程度のボロンを含んだシリコン膜を1000Å程度成長させる。この時、単結晶露出部には、シリコン結晶がエピタキシャル成長し、多結晶シリコンの露出部には、多結晶シリコンが成長する。
【0017】
これにより、トランジスタの真性ベース208が形成され、この真性ベース208への電気的な入出力を行う多結晶シリコン電極とのコンタクトが自己整合的に形成される。さらに、選択成長のため、表面に露出したシリコン窒化膜やシリコン酸化膜等の絶縁膜上へのシリコン膜の成長は起こらない。
【0018】
その後、全面を薄く熱酸化した後、CVD酸化膜を500Å程度生成した後、エッチバックして、真性ベース208上のシリコンを露出させると共に、サイドウォール状のCVD酸化膜209A、209Bを形成させる。
【0019】
(5)最後に、図3(e)に示すように、リンを2×1021/cm3 程度にドーピングした多結晶シリコン膜210を、露出した真性ベース208上部にのみ選択的に成長させた後、真性ベース208へ熱処理によりリンを浅く拡散させ、真性エミッタ211を形成させる。
【0020】
このようにして、バイポーラトランジスタを製造したので、バイポーラトランジスタのベース抵抗、ベース幅そしてベース・コレクタ接合容量を大幅に削減し、トランジスタの高速性能として、最大遮断周波数および最大発振周波数共に30GHz以上の高速性能のトランジスタが実現している。
【0021】
【発明が解決しようとする課題】
以上述べたように、自己整合技術により、多結晶シリコンベース電極を、活性ベースの近傍まで近づけ、さらに選択エピタキシャル成長技術によるベース形成と、前記多結晶シリコン電極とのコンタクト形成を実現することにより、ベース抵抗の削減と遮断周波数の向上が可能となり、以前に比べバイポーラICの高速性能が大幅に改善された。
【0022】
しかしながら、10Gbps以上の超高速光伝送用LSIに代表されるデバイスを実現するためには、トランジスタの高速性能のさらなる改善が要求される。具体的に改善の余地がある部分は、前記プロセスにおいては、前記図3(a)及び図3(b)に示すように、主要部分の形成に2枚のホトリソマスクを使用しているため、合わせ余裕の必要がある等の問題があり、コレクタ・ベース接合容量に影響する面積が増加してしまう。また、真性ベースからの取り出し部分にトータルのベース抵抗を増大させてしまう領域があることである。
【0023】
本発明は、上記問題点を除去し、ホトリソ工程による主要部分の形成を低減させるとともに、トータルのベース抵抗を低減することができるバイポーラトランジスタの製造方法を提供することを目的とする。
【0024】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕バイポーラトランジスタの製造方法において、第1導電型の半導体単結晶基体の表面の一部もしくは全面を第2導電型に反転させた後、全面に第2導電型の半導体膜をエピタキシャル成長させ、さらに、前記反転させた第2導電型領域上部の一部分にコレクタ領域となる柱状の半導体領域(102)を形成する工程と、全面に第1の酸化膜(103)を堆積し、これを平坦化し、さらに前記柱状の半導体領域(102)の表面を露出させた後、残存している第1の酸化膜(102)の表面部分をさらにエッチングし、残存した第1の酸化膜(103)を薄膜化する工程と、露出した柱状の半導体領域の表面を酸化して第2の酸化膜(104)を生成し、全面に第1の窒化膜(105)を堆積させた後、さらに第3の酸化膜(106)を堆積させ、この第3の酸化膜(106)を異方性エッチングして、段差の側壁部にのみ酸化膜をサイドウォール状に残存させた後、全面に第1の多結晶半導体膜(107)を生成させ、さらに平坦化を行い、前記柱状の半導体領域(102)の上面に堆積させた第1の窒化膜(105)を露出させる工程と、残存している前記第1の多結晶半導体膜(105)の表面から選択的に第2の多結晶半導体膜(108)の成長を行わせて、横方向にも、該多結晶半導体膜(108)を成長させ、さらにこの表面を酸化し第4の酸化膜(109)を生成する工程と、表面に露出した第1の窒化膜(105)を選択的に除去し、さらにサイドエッチも行い、その後、除去された第1の窒化膜下部の第2の酸化膜(104)を除去し、前記柱状の半導体領域(102)の上面と上端付近の側壁部、さらに前記第1及び第2の多結晶半導体膜(107,108)の一部も露出させる工程と、部分的に露出した柱状の半導体領域、部分的に露出した第1及び第2の多結晶半導体膜(107,108)に選択的に第1導電型の半導体膜を選択成長させ、この時、単結晶半導体膜からは、ベース領域(110)となる単結晶半導体膜がエピタキシャル成長し、多結晶半導体膜(107、108)からは多結晶半導体膜が成長しベース電極(108A,108B)が形成され、ベース領域(110)と多結晶半導体膜(107,108)とのコンタクトを取る工程と、さらに表面を酸化して第5の酸化膜を生成し、さらに第2の窒化膜(111)の生成と連続的な異方性エッチングにより、前記島状領域の上部の段差側壁部にのみサイドウォール(111A,111B)を形成し、さらに露出した第5の酸化膜をエッチングして露出させたベース領域(110)となる単結晶半導体膜の上部に第3の多結晶半導体膜(112)を生成する工程とを施すようにしたものである。
【0025】
〔2〕上記〔1〕記載のバイポーラトランジスタの製造方法において、前記第1導電型の半導体膜のエピタキシャル選択成長を、ドーピングされていない半導体膜の成長と、ドーピングされた半導体膜の成長の2段階で行うようにしたものである。
【0026】
〔3〕上記〔1〕記載のバイポーラトランジスタの製造方法において、前記第1導電型の半導体膜のエピタキシャル選択成長を、複数のステップに分割し、その内の幾つかの工程にはシリコンの材料ガスだけではなく、ゲルマニウムの材料ガスも反応ガス中に混入させ、成長材料をシリコンとゲルマニウムの合金とするようにしたものである。
【0027】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【0028】
図1は本発明の第1実施例を示すバイポーラトランジスタの製造工程断面図(その1)、図2はそのバイポーラトランジスタの製造工程断面図(その2)である。
【0029】
以下、本発明の第1実施例を示すバイポーラトランジスタの製造方法について図1及び図2を参照しながら説明する。
【0030】
(1)まず、図1(a)に示すように、P型シリコン基板の表面に部分的に島状のSbを1×1019/cm3 以上にドープしたN型コレクタ領域101を形成後、全面にリンを1×1016/cm3 程度含んだエピタキシャル層102を0.7μm程度形成する。
【0031】
次に、公知のホトリソエッチング技術により、0.7μm程度の幅で深さ8000Å程度の島状領域を残してパターニングする。さらに、全面にCVDシリコン酸化膜(第1の酸化膜)103を10000Å程度生成した後、これをCMP(化学的機械的研磨法)により研磨し、前記島状領域の表面を露出させる。
【0032】
(2)次いで、図1(b)に示すように、シリコン酸化膜103を2000Å程度、希釈HFによりエッチングする。
【0033】
(3)次に、図1(c)に示すように、エピタキシャル層(シリコン)102表面の露出した部分を100Å程度熱酸化し、酸化膜104(第2の酸化膜)を形成した後、1000Å程度のシリコン窒化膜105(第1のシリコン窒化膜)をLPCVDにより形成する。
【0034】
(4)次いで、図1(d)に示すように、NSG膜(第3の酸化膜)106を3000Å程度生成した後、RIE(反応性イオンエッチング)により異方性エッチングし、サイドウォール106A、106Bを残存させる。さらに、全面に多結晶シリコン膜107(第1の多結晶シリコン膜)を3000Å程度生成させた後、CMPにより研磨して前記シリコン窒化膜105を露出させる。
【0035】
(5)さらに、図1(e)に示すように、露出している多結晶シリコン膜107から、選択的に多結晶シリコン膜108(第2の多結晶シリコン膜)を1000Å程度等方的に成長させた後、表面を500Å程度熱酸化し、酸化膜109(第4の酸化膜)を形成する。
【0036】
(6)さらに、図2(a)に示すように、熱リン酸により、表面に露出しているシリコン窒化膜105(第1のシリコン窒化膜)を除去し、さらにサイドエッチも行い、その後、表面の熱酸化膜を希釈HF酸により除去する。
【0037】
(7)その後、図2(b)に示すように、ベース電極となる多結晶シリコン中にのみ、ボロンのイオン注入を行う。そのボロン濃度は1×1020/cm3 程度にする。次に、選択的なエピタキシャル成長法により、2×1018/cm3 程度のボロンを含んだシリコン膜(真性ベース)110を1000Å程度成長させる。
【0038】
この時、単結晶露出部には、シリコン結晶がエピタキシャル成長し、多結晶シリコン107,108の露出部には、多結晶シリコンが成長する。これにより、トランジスタの真性ベース110の形成と、ここへの電気的な入出力を行う多結晶シリコン電極(ベース電極)108A,108Bとのコンタクトが自己整合的に形成される。この工程では、選択成長のため、表面に露出したシリコン窒化膜やシリコン酸化膜等の絶縁膜上へのシリコン膜の成長は起こらない。
【0039】
その後、表面のシリコンを100Å程度熱酸化し、酸化膜110A(第5の酸化膜)を形成する。
【0040】
(8)次に、全面への500Å程度のシリコン窒化膜111(第2のシリコン窒化膜)を生成し、図2(c)に示すように、その後、異方性エッチングにより、シリコン窒化膜のサイドウォール111A,111Bを形成する。その後、酸化膜110Aを除去する。
【0041】
(9)次に、図2(d)に示すように、リンを2×1021/cm3 程度にドーピングした多結晶シリコン膜112(第3の多結晶シリコン膜)を露出した真性ベース110上部にのみ選択的に成長させた後、熱処理により、リンを浅く真性ベース110へ拡散させ、真性エミッタ113を形成する。
【0042】
このように、第1実施例によれば、図1(a)の工程における1回のホトリソ工程で、主要部分の形成を行うのみで、それ以降のトランジスタの活性領域と、その近傍の寄生容量や、寄生抵抗を支配する領域を自己整合的に形成することができるので、エミッタの開口幅だけではなく、バイポーラICの広帯域化の鍵であるベース・コレクタ接合容量を大幅に削減することが可能になる。
【0043】
さらに、真性ベースから、多結晶シリコンのベース電極へ接続するリンクベース付近の抵抗成分も削減されるので、トランジスタの高速化や低ノイズ化に極めて有効となる。
【0044】
次に、本発明の第2実施例について説明する。
【0045】
第1実施例の中で、選択的なエピタキシャル成長により、トランジスタの真性ベースと多結晶ベース電極への接続を行う工程において、エピタキシャル成長を2段階で行う。すなわち、第1のステップで、ボロンのドーピングされていないシリコンを成長させた後、第2のステップで、ドーピングされたシリコンを成長させる。両ステップの合計堆積膜厚は、第1実施例と同じにする。
【0046】
ところで、選択的ベース形成工程においては、多結晶のベース電極と確実なコンタクトを得るためには、必要最低限の膜厚が構造的に規定される。これは、生成前に除去されるシリコン窒化膜の膜厚と酸化膜の膜厚による。全てをドーピングしたシリコンで成長させると、真性ベースの膜厚が短縮できず、その結果、トランジスタの遮断周波数の改善ができない。
【0047】
ところが、第2実施例に示すように、エピタキシャル成長を2段階で行うと、前記窒化膜厚や酸化膜厚とは完全に独立に、実効ベース幅が設計でき、プロセス上の自由度が大幅に改善される。
【0048】
次に、本発明の第3実施例について説明する。
【0049】
上記した第2実施例の中で、選択的なエピタキシャル成長によりトランジスタの真性ベースと多結晶ベース電極への接続を行う工程において、ドーピング層のエピタキシャル成長中に、材料ガスとしてGeH4 も添加し、Si中にGeを10%程度含んだシリコンを成長させる。さらに、ベース幅を300Å程度となし、ピークキャリア濃度を、5×1019/cm3 程度に高める。さらに、最終工程で行われるエミッタ中のリン濃度は、5×1019/cm3 程度とし、ベースキャリア濃度と同じレベルにする。
【0050】
このように、第3実施例によれば、エミッタ・ベース接合がヘテロ接合となるので、ベースキャリア濃度がエミッタのキャリア濃度とほぼ同じであっても、十分な注入効率が得られ、トランジスタのゲインを確保することができる。
【0051】
そのため、ベース濃度をエミッタの濃度を考慮せずに上げることができるので、ベース幅を極限に短縮しても、パンチスルー耐圧の劣化を防ぐことができる。
【0052】
さらに、ベースキャリア濃度を上げられるので、真性のベース抵抗の削減も可能になり、トランジスタの高速化を達成することができる。
【0053】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0054】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【0055】
(A)請求項1記載の発明によれば、1回のホトリソ工程による主要部分の形成を行うのみで、それ以降のトランジスタの活性領域とその近傍の寄生容量や、寄生抵抗を支配する領域を自己整合的に形成することができるので、エミッタの開口幅だけではなく、バイポーラICの広帯域化の鍵であるベース・コレクタ接合容量を大幅に削減することが可能になる。
【0056】
さらに、真性ベースから、多結晶シリコンのベース電極へ接続するリンクベース付近の抵抗成分も削減されるので、トランジスタの高速化や低ノイズ化を図ることができる。
【0057】
(B)請求項2記載の発明によれば、上記(A)の効果を奏することができるのに加えて、ベース領域の選択的エピタキシャル成長を2段階で行うようにしたので、前記窒化膜厚や酸化膜厚とは完全に独立に、実効ベース幅が設計でき、プロセス上の自由度を大幅に改善することができる。
【0058】
(C)請求項3記載の発明によれば、上記(A)の効果を奏することができるのに加えて、エミッタ・ベース接合がヘテロ接合となるので、ベースキャリア濃度がエミッタのキャリア濃度とほぼ同じであっても十分な注入効率が得られ、トランジスタのゲインが確保できる。
【0059】
したがって、ベース濃度をエミッタの濃度を考慮せずに上げられるので、ベース幅を極限に、短縮しても、パンチスルー耐圧の劣化を防ぐことができる。
【0060】
さらに、ベースキャリア濃度を上げることができるので、真性のベース抵抗の削減も可能になり、トランジスタの高速化が達成される。
【図面の簡単な説明】
【図1】 本発明の第1実施例を示すバイポーラトランジスタの製造工程断面図(その1)である。
【図2】 本発明の第1実施例を示すバイポーラトランジスタの製造工程断面図(その2)である。
【図3】 従来のバイポーラトランジスタの主要な部分の製造工程断面図である。
【符号の説明】
101 N型コレクタ領域
102 エピタキシャル層
103 シリコン酸化膜(第1の酸化膜)
104 酸化膜(第2の酸化膜)
105 シリコン窒化膜(第1の窒化膜)
106 NSG膜(第3の酸化膜)
106A,106B,111A、111B サイドウォール
107 第1の多結晶シリコン膜
108 第2の多結晶シリコン膜
108A,108B ベース電極
109 酸化膜(第4の酸化膜)
110 ボロンを含んだシリコン膜(真性ベース)
110A 酸化膜(第5の酸化膜)
111 シリコン窒化膜(第2の窒化膜)
112 多結晶シリコン膜(第3の多結晶シリコン膜)
113 真性エミッタ
Claims (3)
- バイポーラトランジスタの製造方法において、
(a)第1導電型の半導体単結晶基体の表面の一部もしくは全面を第2導電型に反転させた後、全面に第2導電型の半導体膜をエピタキシャル成長させ、さらに、前記反転させた第2導電型領域上部の一部分にコレクタ領域となる柱状の半導体領域を形成する工程と、
(b)全面に第1の酸化膜を堆積し、これを平坦化し、さらに前記柱状の半導体領域の表面を露出させた後、残存している第1の酸化膜の表面部分をさらにエッチングし、残存した第1の酸化膜を薄膜化する工程と、
(c)露出した柱状の半導体領域の表面を酸化して第2の酸化膜を生成し、全面に第1の窒化膜を堆積させた後、さらに第3の酸化膜を堆積させ、該第3の酸化膜を異方性エッチングして、段差の側壁部にのみ酸化膜をサイドウォール状に残存させた後、全面に第1の多結晶半導体膜を生成させ、さらに平坦化を行い、前記柱状の半導体領域の上面に堆積させた第1の窒化膜を露出させる工程と、
(d)残存している前記第1の多結晶半導体膜の表面から選択的に第2の多結晶半導体膜の成長を行わせて、横方向にも、該多結晶半導体膜を成長させ、さらにこの表面を酸化し第4の酸化膜を生成する工程と、
(e)表面に露出した第1の窒化膜を選択的に除去し、さらにサイドエッチも行い、その後、除去された第1の窒化膜下部の第2の酸化膜を除去し、前記柱状の半導体領域の上面と上端付近の側壁部、さらに前記第1及び第2の多結晶半導体膜の一部も露出させる工程と、
(f)部分的に露出した柱状の半導体領域、部分的に露出した第1及び第2の多結晶半導体膜に選択的に第1導電型の半導体膜を選択成長させ、この時、単結晶半導体膜からは、ベース領域となる単結晶半導体膜がエピタキシャル成長し、多結晶半導体膜からは多結晶半導体膜が成長しベース電極が形成され、ベース領域と多結晶半導体膜とのコンタクトを取る工程と、
(g)さらに表面を酸化して第5の酸化膜を生成し、さらに第2の窒化膜の生成と連続的な異方性エッチングにより、前記島状領域の上部の段差側壁部にのみサイドウォールを形成し、さらに露出した第5の酸化膜をエッチングして露出させたベース領域となる単結晶半導体膜の上部に第3の多結晶半導体膜を生成する工程とを施すことを特徴とするバイポーラトランジスタの製造方法。 - 請求項1記載のバイポーラトランジスタの製造方法において、前記第1導電型の半導体膜のエピタキシャル選択成長を、ドーピングされていない半導体膜の成長と、ドーピングされた半導体膜の成長の2段階で行うことを特徴とするバイポーラトランジスタの製造方法。
- 請求項1記載のバイポーラトランジスタの製造方法において、前記第1導電型の半導体膜のエピタキシャル選択成長を、複数のステップに分割し、その内の幾つかの工程にはシリコンの材料ガスだけではなく、ゲルマニウムの材料ガスも反応ガス中に混入させ、成長材料をシリコンとゲルマニウムの合金とすることを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03458898A JP4147605B2 (ja) | 1998-02-17 | 1998-02-17 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03458898A JP4147605B2 (ja) | 1998-02-17 | 1998-02-17 | バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11233524A JPH11233524A (ja) | 1999-08-27 |
JP4147605B2 true JP4147605B2 (ja) | 2008-09-10 |
Family
ID=12418497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03458898A Expired - Fee Related JP4147605B2 (ja) | 1998-02-17 | 1998-02-17 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4147605B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4643130B2 (ja) | 2003-06-19 | 2011-03-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
KR101060426B1 (ko) * | 2003-12-12 | 2011-08-29 | 엔엑스피 비 브이 | 바이폴라 디바이스 내에 에피택셜 베이스층을 형성하는 방법 및 구조체 |
JP5085092B2 (ja) * | 2006-10-31 | 2012-11-28 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
1998
- 1998-02-17 JP JP03458898A patent/JP4147605B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11233524A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
JP3156436B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US6337494B1 (en) | Super self-aligned bipolar transistor and method for fabricating thereof | |
US5962879A (en) | Super self-aligned bipolar transistor | |
JPH05206151A (ja) | 半導体装置 | |
US6876060B2 (en) | Complimentary bipolar transistor | |
JP4932981B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP4147605B2 (ja) | バイポーラトランジスタの製造方法 | |
JPH098054A (ja) | 半導体装置の製造方法 | |
KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
JPH098053A (ja) | 半導体装置及びその製造方法 | |
JP4014548B2 (ja) | 半導体装置及びその製造方法 | |
US20050139862A1 (en) | Self-aligned heterojunction bipolar transistor and manufacturing method thereof | |
US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
JP3137695B2 (ja) | バイポーラ半導体装置の製造方法 | |
JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JP3278493B2 (ja) | 半導体装置およびその製造方法 | |
JPH06267971A (ja) | 半導体装置およびその製造方法 | |
JP3260549B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
JP3193736B2 (ja) | 半導体装置とその製造方法 | |
JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
KR100361697B1 (ko) | 이종접합 바이폴라 소자 및 그 제조방법 | |
JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2606648B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JP2002368004A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |