JP2528559B2 - ラテラルバイポ―ラトランジスタの製造方法 - Google Patents
ラテラルバイポ―ラトランジスタの製造方法Info
- Publication number
- JP2528559B2 JP2528559B2 JP3051941A JP5194191A JP2528559B2 JP 2528559 B2 JP2528559 B2 JP 2528559B2 JP 3051941 A JP3051941 A JP 3051941A JP 5194191 A JP5194191 A JP 5194191A JP 2528559 B2 JP2528559 B2 JP 2528559B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- forming
- base
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はラテラルバイポーラトラ
ンジスタの製造方法に関する。
ンジスタの製造方法に関する。
【０００２】
【従来の技術】ＳＯＩ（Silicon On Insulater）基板製
造技術の向上により、絶縁層上のシリコンの活性部分を
サブミクロンのオーダーで作成することが可能となって
いる。従って、このＳＯＩ基板を使用して、相互コンダ
クタンスｇｍが高く短チャネル効果が抑えられるＭＯＳ
トランジスタを形成することができる。しかし、ＭＯＳ
トランジスタだけでは負荷駆動能力がないため、バイポ
ーラトランジスタを取り入れたＢｉＣＭＯＳが望まれ
る。
造技術の向上により、絶縁層上のシリコンの活性部分を
サブミクロンのオーダーで作成することが可能となって
いる。従って、このＳＯＩ基板を使用して、相互コンダ
クタンスｇｍが高く短チャネル効果が抑えられるＭＯＳ
トランジスタを形成することができる。しかし、ＭＯＳ
トランジスタだけでは負荷駆動能力がないため、バイポ
ーラトランジスタを取り入れたＢｉＣＭＯＳが望まれ
る。
【０００３】ところで、通常のバイポーラトランジスタ
は、電流を縦方向に流すバーティカルバイポーラトラン
ジスタを使っている。しかし、バーティカル構造では、
工程数が多くなることやサブミクロンの活性層にコレク
タ埋込み層を形成することが困難である。従って、ＳＯ
Ｉ基板を使用した高性能のラテラルバイポーラトランジ
スタが望まれている。
は、電流を縦方向に流すバーティカルバイポーラトラン
ジスタを使っている。しかし、バーティカル構造では、
工程数が多くなることやサブミクロンの活性層にコレク
タ埋込み層を形成することが困難である。従って、ＳＯ
Ｉ基板を使用した高性能のラテラルバイポーラトランジ
スタが望まれている。
【０００４】
【発明が解決しようとする課題】従来のＳＯＩ基板を使
用したラテラルバイポーラトランジスタでの問題点は、
ベースの厚さをバーティカル構造と比較して厚くしかで
きないことである。これは高速化への大きな障害となっ
ている。また、従来のラテラルバイポーラトランジスタ
では、シリコン層表面から平面的に不純物を導入するた
め、ヘテロ材料をエミッタに用いることができず、いわ
ゆるワイドバンドギャップエミッタ構造のＨＢＴ（Hetr
o-junction Bipolar Transistor ）を実現することがで
きなかった。
用したラテラルバイポーラトランジスタでの問題点は、
ベースの厚さをバーティカル構造と比較して厚くしかで
きないことである。これは高速化への大きな障害となっ
ている。また、従来のラテラルバイポーラトランジスタ
では、シリコン層表面から平面的に不純物を導入するた
め、ヘテロ材料をエミッタに用いることができず、いわ
ゆるワイドバンドギャップエミッタ構造のＨＢＴ（Hetr
o-junction Bipolar Transistor ）を実現することがで
きなかった。
【０００５】そこで本発明は、ＳＯＩ基板を使用した高
性能のラテラルバイポーラトランジスタの製造方法を提
供することを目的とする。
性能のラテラルバイポーラトランジスタの製造方法を提
供することを目的とする。
【０００６】
【０００７】
【０００８】上記課題は、絶縁性基板上に第１導電型の
半導体層を形成する工程と、前記半導体層上に所定の形
状にパターニングした第１の絶縁層を形成した後、全面
に第２導電型の多結晶シリコン層を堆積する第１の工程
と、前記多結晶シリコン層上に所定の形状にパターニン
グした第２の絶縁層を形成した後、前記第２の絶縁層を
マスクとする前記多結晶シリコン層のエッチングによ
り、前記半導体層上及び前記第１の絶縁層上に第２導電
型のベース引出し電極を形成する第２の工程と、前記ベ
ース引出し電極側面にサイドウォールを形成する第３の
工程と、前記第１及び第２の絶縁層並びに前記サイドウ
ォールをマスクとする前記半導体層のエッチングによ
り、第１導電型のコンタクト層を形成する第４の工程
と、全面に第２導電型の不純物を含有する不純物含有層
を形成した後、熱処理により、前記不純物含有層からコ
ンタクト層側面に不純物拡散して第２導電型のベース領
域を形成すると同時に、前記ベース引出し電極からコン
タクト層表面に不純物拡散して第２導電型のベース引出
し領域を形成し、前記ベース領域と前記ベース引出し領
域とをリンクさせる第５の工程と、前記不純物含有層を
除去した後、前記ベース領域に接して前記絶縁性基板上
に第１導電型のエミッタ層を形成する第６の工程とを有
することを特徴とするラテラルバイポーラトランジスタ
の製造方法によって達成される。
半導体層を形成する工程と、前記半導体層上に所定の形
状にパターニングした第１の絶縁層を形成した後、全面
に第２導電型の多結晶シリコン層を堆積する第１の工程
と、前記多結晶シリコン層上に所定の形状にパターニン
グした第２の絶縁層を形成した後、前記第２の絶縁層を
マスクとする前記多結晶シリコン層のエッチングによ
り、前記半導体層上及び前記第１の絶縁層上に第２導電
型のベース引出し電極を形成する第２の工程と、前記ベ
ース引出し電極側面にサイドウォールを形成する第３の
工程と、前記第１及び第２の絶縁層並びに前記サイドウ
ォールをマスクとする前記半導体層のエッチングによ
り、第１導電型のコンタクト層を形成する第４の工程
と、全面に第２導電型の不純物を含有する不純物含有層
を形成した後、熱処理により、前記不純物含有層からコ
ンタクト層側面に不純物拡散して第２導電型のベース領
域を形成すると同時に、前記ベース引出し電極からコン
タクト層表面に不純物拡散して第２導電型のベース引出
し領域を形成し、前記ベース領域と前記ベース引出し領
域とをリンクさせる第５の工程と、前記不純物含有層を
除去した後、前記ベース領域に接して前記絶縁性基板上
に第１導電型のエミッタ層を形成する第６の工程とを有
することを特徴とするラテラルバイポーラトランジスタ
の製造方法によって達成される。
【０００９】また、上記のラテラルバイポーラトランジ
スタの製造方法において、前記第２の絶縁層が、耐酸化
性絶縁層であり、前記第３の工程が、前記耐酸化性絶縁
層をマスクとする選択酸化により、前記ベース引出し電
極側面及び前記半導体層上に酸化膜を形成した後、前記
耐酸化性絶縁層をマスクとする前記酸化膜のエッチバッ
クにより、前記ベース引出し電極側面にサイドウォール
を形成する工程であり、前記ベース引出し電極側面の選
択酸化により、前記ベース引出し電極が前記半導体層に
接している幅を制御することを特徴とするラテラルバイ
ポーラトランジスタの製造方法によって達成される。
スタの製造方法において、前記第２の絶縁層が、耐酸化
性絶縁層であり、前記第３の工程が、前記耐酸化性絶縁
層をマスクとする選択酸化により、前記ベース引出し電
極側面及び前記半導体層上に酸化膜を形成した後、前記
耐酸化性絶縁層をマスクとする前記酸化膜のエッチバッ
クにより、前記ベース引出し電極側面にサイドウォール
を形成する工程であり、前記ベース引出し電極側面の選
択酸化により、前記ベース引出し電極が前記半導体層に
接している幅を制御することを特徴とするラテラルバイ
ポーラトランジスタの製造方法によって達成される。
【００１０】また、上記のラテラルバイポーラトランジ
スタの製造方法において、前記第６の工程が、前記不純
物含有層を除去した後、全面に第１導電型の多結晶シリ
コン層を堆積する工程と、前記多結晶シリコン層を所定
の形状にパターニングし、前記ベース領域に接して前記
絶縁性基板上に第１導電型のエミッタ引出し電極を形成
する工程と、熱処理により、前記エミッタ引出し電極か
ら前記ベース領域側面に不純物拡散して第１導電型のエ
ミッタ領域を形成する工程とを有し、前記エミッタ領域
と前記エミッタ引出し電極とからなるエミッタ層を形成
する工程であることを特徴とするラテラルバイポーラト
ランジスタの製造方法によって達成される。
スタの製造方法において、前記第６の工程が、前記不純
物含有層を除去した後、全面に第１導電型の多結晶シリ
コン層を堆積する工程と、前記多結晶シリコン層を所定
の形状にパターニングし、前記ベース領域に接して前記
絶縁性基板上に第１導電型のエミッタ引出し電極を形成
する工程と、熱処理により、前記エミッタ引出し電極か
ら前記ベース領域側面に不純物拡散して第１導電型のエ
ミッタ領域を形成する工程とを有し、前記エミッタ領域
と前記エミッタ引出し電極とからなるエミッタ層を形成
する工程であることを特徴とするラテラルバイポーラト
ランジスタの製造方法によって達成される。
【００１１】また、上記のラテラルバイポーラトランジ
スタの製造方法において、前記第６の工程が、前記不純
物含有層を除去した後、全面に前記半導体層のバンドギ
ャップより広いバンドギャップを有する第１導電型の第
２の半導体層を堆積し、前記第２の半導体層を所定の形
状にパターニングして、前記ベース領域に接して前記絶
縁性基板上に第１導電型のエミッタ層を形成する工程で
あることを特徴とするラテラルバイポーラトランジスタ
の製造方法によって達成される。
スタの製造方法において、前記第６の工程が、前記不純
物含有層を除去した後、全面に前記半導体層のバンドギ
ャップより広いバンドギャップを有する第１導電型の第
２の半導体層を堆積し、前記第２の半導体層を所定の形
状にパターニングして、前記ベース領域に接して前記絶
縁性基板上に第１導電型のエミッタ層を形成する工程で
あることを特徴とするラテラルバイポーラトランジスタ
の製造方法によって達成される。
【００１２】
【作用】本発明は、コンタクト層側面のベース領域を、
コンタクト層側面への不純物の２重拡散によって形成す
るため、コンタクト層とエミッタ層とに挟まれたベース
領域の水平方向の厚さを、極めて薄く制御することがで
きる。そしてベース引出し電極からコンタクト層表面へ
の不純物拡散により、ベース領域とリンクするベース引
出し領域をセルフアラインに形成するため、ベースの厚
さを薄くした場合でも容易にベース電極の取り出しを行
うことができる。
コンタクト層側面への不純物の２重拡散によって形成す
るため、コンタクト層とエミッタ層とに挟まれたベース
領域の水平方向の厚さを、極めて薄く制御することがで
きる。そしてベース引出し電極からコンタクト層表面へ
の不純物拡散により、ベース領域とリンクするベース引
出し領域をセルフアラインに形成するため、ベースの厚
さを薄くした場合でも容易にベース電極の取り出しを行
うことができる。
【００１３】また、ベース引出し電極側面にサイドウォ
ールを形成する際の選択酸化を制御することにより、ベ
ース引出し電極がコンタクト層に接している幅を制御す
ることができるため、ベース・コレクタ間容量ＣBCを減
少させることができる。また、エミッタ層を、ベース領
域に接する単結晶からなるエミッタ領域と、このエミッ
タ領域に接続する多結晶シリコン層からなるエミッタ引
出し電極とによって構成することが可能であるため、い
わゆるポリシリコンエミッタ構造となり、高速性を向上
させ、電流増幅率ｈFEの増大を実現することができる。
ールを形成する際の選択酸化を制御することにより、ベ
ース引出し電極がコンタクト層に接している幅を制御す
ることができるため、ベース・コレクタ間容量ＣBCを減
少させることができる。また、エミッタ層を、ベース領
域に接する単結晶からなるエミッタ領域と、このエミッ
タ領域に接続する多結晶シリコン層からなるエミッタ引
出し電極とによって構成することが可能であるため、い
わゆるポリシリコンエミッタ構造となり、高速性を向上
させ、電流増幅率ｈFEの増大を実現することができる。
【００１４】更に、エミッタ層に、ベース領域のバンド
ギャップより大きなバンドギャップを有する半導体材料
を用いることが可能であるため、いわゆるワイドバンド
ギャップエミッタ構造となり、エミッタ注入効率を向上
させることができる。
ギャップより大きなバンドギャップを有する半導体材料
を用いることが可能であるため、いわゆるワイドバンド
ギャップエミッタ構造となり、エミッタ注入効率を向上
させることができる。
【００１５】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は本発明の第１の実施例によるラテラルバ
イポーラトランジスタを示す断面図である。絶縁性基板
２上に、ｎ型シリコン層からなるｎ型コンタクト層１６
が形成されている。このｎ型コンタクト層１６側面には
ｐ型ベース領域２０が形成され、またこのｐ型ベース領
域２０側面にはｎ+ 型エミッタ領域２８が形成されてい
る。なお、ここでｎ型コンタクト層１６とｎ+ 型エミッ
タ領域２８とに挟まれたｐ型ベース領域２０の水平方向
の厚さは０．１μｍ以下である。更に、ｎ型コンタクト
層１６表面にはｐ+ 型ベース引出し領域２２が形成さ
れ、このｐ+ 型ベース引出し領域２２はｐ型ベース領域
２０とリンクしている。
明する。図１は本発明の第１の実施例によるラテラルバ
イポーラトランジスタを示す断面図である。絶縁性基板
２上に、ｎ型シリコン層からなるｎ型コンタクト層１６
が形成されている。このｎ型コンタクト層１６側面には
ｐ型ベース領域２０が形成され、またこのｐ型ベース領
域２０側面にはｎ+ 型エミッタ領域２８が形成されてい
る。なお、ここでｎ型コンタクト層１６とｎ+ 型エミッ
タ領域２８とに挟まれたｐ型ベース領域２０の水平方向
の厚さは０．１μｍ以下である。更に、ｎ型コンタクト
層１６表面にはｐ+ 型ベース引出し領域２２が形成さ
れ、このｐ+ 型ベース引出し領域２２はｐ型ベース領域
２０とリンクしている。
【００１６】そしてｐ+ 型ベース引出し領域２２上に
は、ｐ+ 型ベース引出し電極８が形成されている。ま
た、ｎ型コンタクト層１６上には、その表面のｎ+ 型コ
レクタ引出し領域２６を介して、ｎ+ 型コレクタ引出し
電極２３が形成されている。更に、ｎ+ 型エミッタ領域
２８に接して、ｎ+ 型エミッタ引出し電極２４が形成さ
れている。そしてｐ+ 型ベース引出し電極８は、その両
側のｎ+ 型コレクタ引出し電極２３及びｎ+ 型エミッタ
引出し電極２４と、熱酸化膜６、サイドウォール１４及
び窒化膜１０によって絶縁分離されている。
は、ｐ+ 型ベース引出し電極８が形成されている。ま
た、ｎ型コンタクト層１６上には、その表面のｎ+ 型コ
レクタ引出し領域２６を介して、ｎ+ 型コレクタ引出し
電極２３が形成されている。更に、ｎ+ 型エミッタ領域
２８に接して、ｎ+ 型エミッタ引出し電極２４が形成さ
れている。そしてｐ+ 型ベース引出し電極８は、その両
側のｎ+ 型コレクタ引出し電極２３及びｎ+ 型エミッタ
引出し電極２４と、熱酸化膜６、サイドウォール１４及
び窒化膜１０によって絶縁分離されている。
【００１７】これらｎ+ 型コレクタ引出し電極２３及び
ｎ+ 型エミッタ引出し電極２４上に、それぞれコレクタ
金属電極３０及びエミッタ金属電極３２が形成され、ま
た図示はしないが、窒化膜１０に開口したコンタクト窓
を介して、ｐ+ 型ベース引出し電極８に接続するベース
金属電極も形成されている。次に、図１に示すラテラル
バイポーラトランジスタの製造方法を、図２〜図４の工
程図を用いて説明する。
ｎ+ 型エミッタ引出し電極２４上に、それぞれコレクタ
金属電極３０及びエミッタ金属電極３２が形成され、ま
た図示はしないが、窒化膜１０に開口したコンタクト窓
を介して、ｐ+ 型ベース引出し電極８に接続するベース
金属電極も形成されている。次に、図１に示すラテラル
バイポーラトランジスタの製造方法を、図２〜図４の工
程図を用いて説明する。
【００１８】絶縁性基板２上にｎ型シリコン層４を形成
する。そして熱酸化により、ｎ型シリコン層４上に熱酸
化膜６を形成した後、所定の形状にパターニングする。
続いて、全面に多結晶シリコン層を堆積した後、ｐ型不
純物領域を注入する。そしてこのｐ+ 型多結晶シリコン
層上に窒化膜１０を形成した後、所定の形状にパターニ
ングする。また、このパターニングした窒化膜１０をマ
スクとしてｐ+ 型多結晶シリコン層をエッチングし、ｎ
型シリコン層４上及び前記熱酸化膜６上に階段状に多結
晶シリコン層からなるｐ+ 型ベース引出し電極８を形成
する。なお、このとき、ベース引出し電極８がｎ型シリ
コン層４に接している幅は、フォトリソグラフィ精度に
よって規定される（図２（ａ）参照）。
する。そして熱酸化により、ｎ型シリコン層４上に熱酸
化膜６を形成した後、所定の形状にパターニングする。
続いて、全面に多結晶シリコン層を堆積した後、ｐ型不
純物領域を注入する。そしてこのｐ+ 型多結晶シリコン
層上に窒化膜１０を形成した後、所定の形状にパターニ
ングする。また、このパターニングした窒化膜１０をマ
スクとしてｐ+ 型多結晶シリコン層をエッチングし、ｎ
型シリコン層４上及び前記熱酸化膜６上に階段状に多結
晶シリコン層からなるｐ+ 型ベース引出し電極８を形成
する。なお、このとき、ベース引出し電極８がｎ型シリ
コン層４に接している幅は、フォトリソグラフィ精度に
よって規定される（図２（ａ）参照）。
【００１９】次いで、耐酸化性絶縁層である窒化膜１０
をマスクとして選択酸化を行い、露出したベース引出し
電極８側面及びｎ型シリコン層４上に熱酸化膜１２を形
成する。このとき、酸化はベース引出し電極８側面から
水平方向にも進行するため、窒化膜１０下にまで熱酸化
膜１２が形成される。また、ベース引出し電極８側面か
ら水平方向への熱酸化の進行を制御することにより、ベ
ース引出し電極８とｎ型シリコン層４とが接している幅
Ｌを、フォトリソグラフィ精度の限界を越えて微細に制
御することができる（図２（ｂ）参照）。
をマスクとして選択酸化を行い、露出したベース引出し
電極８側面及びｎ型シリコン層４上に熱酸化膜１２を形
成する。このとき、酸化はベース引出し電極８側面から
水平方向にも進行するため、窒化膜１０下にまで熱酸化
膜１２が形成される。また、ベース引出し電極８側面か
ら水平方向への熱酸化の進行を制御することにより、ベ
ース引出し電極８とｎ型シリコン層４とが接している幅
Ｌを、フォトリソグラフィ精度の限界を越えて微細に制
御することができる（図２（ｂ）参照）。
【００２０】次いで、窒化膜１０をマスクとして熱酸化
膜１２をエッチバックしてベース引出し電極８側面に熱
酸化膜１２を残存させ、この熱酸化膜１２からなるサイ
ドウォール１４を形成する。なお、このエッチバックの
際に、熱酸化膜６を除去してしまわないように注意する
（図２（ｃ）参照）。次いで、熱酸化膜６、窒化膜１０
及びサイドウォール１４をマスクとしてｎ型シリコン層
４エッチングし、このｎ型シリコン層４からなるｎ型コ
ンタクト層１６を形成する（図３（ａ）参照）。
膜１２をエッチバックしてベース引出し電極８側面に熱
酸化膜１２を残存させ、この熱酸化膜１２からなるサイ
ドウォール１４を形成する。なお、このエッチバックの
際に、熱酸化膜６を除去してしまわないように注意する
（図２（ｃ）参照）。次いで、熱酸化膜６、窒化膜１０
及びサイドウォール１４をマスクとしてｎ型シリコン層
４エッチングし、このｎ型シリコン層４からなるｎ型コ
ンタクト層１６を形成する（図３（ａ）参照）。
【００２１】次いで、ｐ型不純物を含有する固相拡散源
としてのＢＳＧ（Boron Silicate Glass）１８を全面に
塗布する。そして熱処理により、ＢＳＧ１８からｎ型コ
ンタクト層１６側面に不純物拡散してｐ型ベース領域２
０を形成すると同時に、ｐ+型ベース引出し電極８から
ｎ型コンタクト層１６表面に不純物拡散してｐ+ 型ベー
ス引出し領域２２を形成する。なお、このときの拡散条
件は、ｐ+ 型ベース引出し領域２２がｎ型コンタクト層
１６表面に浅く拡散されて、ｐ型ベース領域２０とリン
クするように設定する（図３（ｂ）参照）。
としてのＢＳＧ（Boron Silicate Glass）１８を全面に
塗布する。そして熱処理により、ＢＳＧ１８からｎ型コ
ンタクト層１６側面に不純物拡散してｐ型ベース領域２
０を形成すると同時に、ｐ+型ベース引出し電極８から
ｎ型コンタクト層１６表面に不純物拡散してｐ+ 型ベー
ス引出し領域２２を形成する。なお、このときの拡散条
件は、ｐ+ 型ベース引出し領域２２がｎ型コンタクト層
１６表面に浅く拡散されて、ｐ型ベース領域２０とリン
クするように設定する（図３（ｂ）参照）。
【００２２】次いで、ＢＳＧ１８を除去した後、所定の
形状にパターニングしたレジストをマスクとして熱酸化
膜６をエッチング除去し、ｎ型コンタクト層１６表面を
露出する。そして全面に多結晶シリコン層を堆積した
後、この多結晶シリコン層にヒ素Ａｓを注入する。続い
て、このｎ+ 型多結晶シリコン層を所定の形状にパター
ニングして、ｎ型コンタクト層１６上のｎ+ 型コレクタ
引出し電極２３と、ｐ型ベース領域２０に接する絶縁性
基板２上のｎ+ 型エミッタ引出し電極２４とを形成する
（図４（ａ）参照）。
形状にパターニングしたレジストをマスクとして熱酸化
膜６をエッチング除去し、ｎ型コンタクト層１６表面を
露出する。そして全面に多結晶シリコン層を堆積した
後、この多結晶シリコン層にヒ素Ａｓを注入する。続い
て、このｎ+ 型多結晶シリコン層を所定の形状にパター
ニングして、ｎ型コンタクト層１６上のｎ+ 型コレクタ
引出し電極２３と、ｐ型ベース領域２０に接する絶縁性
基板２上のｎ+ 型エミッタ引出し電極２４とを形成する
（図４（ａ）参照）。
【００２３】次いで、熱処理により、ｎ+ 型コレクタ引
出し電極２３からｎ型コンタクト層１６表面に不純物拡
散してｎ+ 型コレクタ引出し領域２６を形成すると同時
に、ｎ+ 型エミッタ引出し電極２４からｐ型ベース領域
２０側面に不純物拡散してｎ+ 型エミッタ領域２８を形
成する。このときのｎ+ 型エミッタ領域２８を形成する
拡散条件と、図３（ｂ）におけるｐ型ベース領域２０を
形成する拡散条件とをそれぞれ制御することにより、ｎ
型コンタクト層１６とｎ+ 型エミッタ領域２８とに挟ま
れたｐ型ベース領域２０の水平方向の厚さを制御するこ
とができる。本実施例の場合、その厚さを０．１μｍ以
下にすることが可能である。
出し電極２３からｎ型コンタクト層１６表面に不純物拡
散してｎ+ 型コレクタ引出し領域２６を形成すると同時
に、ｎ+ 型エミッタ引出し電極２４からｐ型ベース領域
２０側面に不純物拡散してｎ+ 型エミッタ領域２８を形
成する。このときのｎ+ 型エミッタ領域２８を形成する
拡散条件と、図３（ｂ）におけるｐ型ベース領域２０を
形成する拡散条件とをそれぞれ制御することにより、ｎ
型コンタクト層１６とｎ+ 型エミッタ領域２８とに挟ま
れたｐ型ベース領域２０の水平方向の厚さを制御するこ
とができる。本実施例の場合、その厚さを０．１μｍ以
下にすることが可能である。
【００２４】続いて、これらｎ+ 型コレクタ引出し電極
２３及びｎ+ 型エミッタ引出し電極２４上に、それぞれ
コレクタ金属電極３０及びエミッタ金属電極３２を形成
する（図４（ｂ）参照）。また、図示はしないが、窒化
膜１０に開口したコンタクト窓を介して、ｐ+ 型ベース
引出し電極８に接続するベース金属電極も形成する。こ
うして、図１に示すラテラルバイポーラトランジスタが
作製される。
２３及びｎ+ 型エミッタ引出し電極２４上に、それぞれ
コレクタ金属電極３０及びエミッタ金属電極３２を形成
する（図４（ｂ）参照）。また、図示はしないが、窒化
膜１０に開口したコンタクト窓を介して、ｐ+ 型ベース
引出し電極８に接続するベース金属電極も形成する。こ
うして、図１に示すラテラルバイポーラトランジスタが
作製される。
【００２５】このように第１の実施例によれば、図２
（ｂ）において、窒化膜１０をマスクとして露出したベ
ース引出し電極８側面を選択酸化する際に、ベース引出
し電極８側面から水平方向に進行する熱酸化を制御する
ことにより、フォトリソグラフィ精度の限界を越えて、
ベース引出し電極８とｎ型シリコン層４とが接している
幅Ｌ、即ちその接触面積を微細に制御することができ
る。従って、この幅Ｌをｎ型コンタクト層１６表面のｐ
+ 型ベース引出し領域２２とベース引出し電極８とのオ
ーミックコンタクトに必要な最小限にまで縮小すること
ができる。これにより、ベース・コレクタ間容量ＣBCを
減少することができ、素子特性を向上させることができ
る。
（ｂ）において、窒化膜１０をマスクとして露出したベ
ース引出し電極８側面を選択酸化する際に、ベース引出
し電極８側面から水平方向に進行する熱酸化を制御する
ことにより、フォトリソグラフィ精度の限界を越えて、
ベース引出し電極８とｎ型シリコン層４とが接している
幅Ｌ、即ちその接触面積を微細に制御することができ
る。従って、この幅Ｌをｎ型コンタクト層１６表面のｐ
+ 型ベース引出し領域２２とベース引出し電極８とのオ
ーミックコンタクトに必要な最小限にまで縮小すること
ができる。これにより、ベース・コレクタ間容量ＣBCを
減少することができ、素子特性を向上させることができ
る。
【００２６】また、図３（ｂ）におけるＢＳＧ１８から
ｎ型コンタクト層１６側面に不純物拡散してｐ型ベース
領域２０を形成する拡散条件と、図４（ｂ）におけるｎ
+ 型エミッタ引出し電極２４からｐ型ベース領域２０側
面に不純物拡散してｎ+ 型エミッタ領域２８を形成する
拡散条件とをそれぞれ制御することにより、こうした水
平方向の２重拡散によって形成されるｐ型ベース領域２
０のｎ型コンタクト層１６とｎ+ 型エミッタ領域２８と
に挟まれた水平方向の厚さを、例えば０．１μｍ以下に
制御することができる。
ｎ型コンタクト層１６側面に不純物拡散してｐ型ベース
領域２０を形成する拡散条件と、図４（ｂ）におけるｎ
+ 型エミッタ引出し電極２４からｐ型ベース領域２０側
面に不純物拡散してｎ+ 型エミッタ領域２８を形成する
拡散条件とをそれぞれ制御することにより、こうした水
平方向の２重拡散によって形成されるｐ型ベース領域２
０のｎ型コンタクト層１６とｎ+ 型エミッタ領域２８と
に挟まれた水平方向の厚さを、例えば０．１μｍ以下に
制御することができる。
【００２７】そしてこのようにベースの厚さを縮小した
場合、ラテラルバイポーラトランジスタにおいて特に困
難であったベース電極の取り出しを、図３（ｂ）におい
て、ｐ+ 型ベース引出し電極８からｎ型コンタクト層１
６表面に不純物拡散し、ｐ型ベース領域２０とリンクす
るｐ+ 型ベース引出し領域２２をセルフアラインに形成
することによって解決した。
場合、ラテラルバイポーラトランジスタにおいて特に困
難であったベース電極の取り出しを、図３（ｂ）におい
て、ｐ+ 型ベース引出し電極８からｎ型コンタクト層１
６表面に不純物拡散し、ｐ型ベース領域２０とリンクす
るｐ+ 型ベース引出し領域２２をセルフアラインに形成
することによって解決した。
【００２８】更に、図４（ｂ）において、ｎ+ 型エミッ
タ引出し電極２４からｐ型ベース領域２０側面に不純物
拡散してｎ+ 型エミッタ領域２８を形成するため、エミ
ッタ全体が、ｐ型ベース領域２０に接する単結晶シリコ
ン層からなるｎ+ 型エミッタ領域２８と、このｎ+ 型エ
ミッタ領域２８に接続する多結晶シリコン層からなるｎ
+ 型エミッタ引出し電極２４とによって構成されること
になる。従って、いわゆるポリシリコンエミッタ構造と
なることにより、高速性を向上させ、電流増幅率ｈFEの
増大を実現することができる。
タ引出し電極２４からｐ型ベース領域２０側面に不純物
拡散してｎ+ 型エミッタ領域２８を形成するため、エミ
ッタ全体が、ｐ型ベース領域２０に接する単結晶シリコ
ン層からなるｎ+ 型エミッタ領域２８と、このｎ+ 型エ
ミッタ領域２８に接続する多結晶シリコン層からなるｎ
+ 型エミッタ引出し電極２４とによって構成されること
になる。従って、いわゆるポリシリコンエミッタ構造と
なることにより、高速性を向上させ、電流増幅率ｈFEの
増大を実現することができる。
【００２９】次に、本発明の第２の実施例について説明
する。図５は本発明の第２の実施例によるラテラルバイ
ポーラトランジスタを示す断面図である。なお、上記第
１の実施例によるラテラルバイポーラトランジスタと同
一の構成要素には同一の符号を付して説明を省略する。
絶縁性基板２上にｎ型コンタクト層１６が形成され、こ
のｎ型コンタクト層１６側面にはｐ型ベース領域２０が
形成されている。また、ｎ型コンタクト層１６表面には
ｐ+ 型ベース引出し領域２２が形成され、このｐ+ 型ベ
ース引出し領域２２はｐ型ベース領域２０にリンクして
いる。更に、ｐ型ベース領域２０側面に接して、シリコ
ンよりもバンドギャップの広いＳｉＣからなるｎ+ 型Ｓ
ｉＣエミッタ領域３８が形成されている。
する。図５は本発明の第２の実施例によるラテラルバイ
ポーラトランジスタを示す断面図である。なお、上記第
１の実施例によるラテラルバイポーラトランジスタと同
一の構成要素には同一の符号を付して説明を省略する。
絶縁性基板２上にｎ型コンタクト層１６が形成され、こ
のｎ型コンタクト層１６側面にはｐ型ベース領域２０が
形成されている。また、ｎ型コンタクト層１６表面には
ｐ+ 型ベース引出し領域２２が形成され、このｐ+ 型ベ
ース引出し領域２２はｐ型ベース領域２０にリンクして
いる。更に、ｐ型ベース領域２０側面に接して、シリコ
ンよりもバンドギャップの広いＳｉＣからなるｎ+ 型Ｓ
ｉＣエミッタ領域３８が形成されている。
【００３０】そしてｐ+ 型ベース引出し領域２２上には
ｐ+ 型ベース引出し電極８が形成され、またｎ型コンタ
クト層１６上にはコレクタ金属電極３０が形成され、更
にｎ+ 型ＳｉＣエミッタ領域３８上には、ｎ+型エミッ
タ引出し電極２４を介して、エミッタ金属電極３２が形
成されている。そしてｐ+ 型ベース引出し電極８は、そ
の両側のコレクタ金属電極３０並びにｎ+ 型ＳｉＣエミ
ッタ領域３８、ｎ+ 型エミッタ引出し電極２４及びエミ
ッタ金属電極３２と、熱酸化膜６、サイドウォール３６
及び酸化膜３４によって絶縁分離されている。
ｐ+ 型ベース引出し電極８が形成され、またｎ型コンタ
クト層１６上にはコレクタ金属電極３０が形成され、更
にｎ+ 型ＳｉＣエミッタ領域３８上には、ｎ+型エミッ
タ引出し電極２４を介して、エミッタ金属電極３２が形
成されている。そしてｐ+ 型ベース引出し電極８は、そ
の両側のコレクタ金属電極３０並びにｎ+ 型ＳｉＣエミ
ッタ領域３８、ｎ+ 型エミッタ引出し電極２４及びエミ
ッタ金属電極３２と、熱酸化膜６、サイドウォール３６
及び酸化膜３４によって絶縁分離されている。
【００３１】次に、図５に示すラテラルバイポーラトラ
ンジスタの製造方法を、図２〜図４の工程図を用いて説
明する。絶縁性基板２上にｎ型シリコン層４を形成し、
このｎ型シリコン層４上に所定の形状にパターニングし
た熱酸化膜６を形成した後、全面にｐ+ 型多結晶シリコ
ン層を堆積する。そしてこのｐ+型多結晶シリコン層上
に所定の形状にパターニングしたン酸化膜３４を形成し
た後、このパターニングした酸化膜３４をマスクとして
ｐ+ 型多結晶シリコン層をエッチングし、ｎ型シリコン
層４上及び前記熱酸化膜６上に階段状に多結晶シリコン
層からなるｐ+ 型ベース引出し電極８を形成する（図６
（ａ）参照）。
ンジスタの製造方法を、図２〜図４の工程図を用いて説
明する。絶縁性基板２上にｎ型シリコン層４を形成し、
このｎ型シリコン層４上に所定の形状にパターニングし
た熱酸化膜６を形成した後、全面にｐ+ 型多結晶シリコ
ン層を堆積する。そしてこのｐ+型多結晶シリコン層上
に所定の形状にパターニングしたン酸化膜３４を形成し
た後、このパターニングした酸化膜３４をマスクとして
ｐ+ 型多結晶シリコン層をエッチングし、ｎ型シリコン
層４上及び前記熱酸化膜６上に階段状に多結晶シリコン
層からなるｐ+ 型ベース引出し電極８を形成する（図６
（ａ）参照）。
【００３２】次いで、全面に酸化膜を堆積させた後、エ
ッチバックを行い、ベース引出し電極８側面に酸化膜か
らなるサイドウォール３６を形成する（図６（ｂ）参
照）。次いで、酸化膜３４及びサイドウォール３６をマ
スクとしてｎ型シリコン層４エッチングし、ｎ型コンタ
クト層１６を形成する（図６（ｃ）参照）。次いで、全
面にＢＳＧ１８を塗布した後、熱処理により、ＢＳＧ１
８からｎ型コンタクト層１６側面に不純物拡散してｐ型
ベース領域２０を形成すると同時に、ｐ+ 型ベース引出
し電極８からｎ型コンタクト層１６表面に不純物拡散し
てｐ+ 型ベース引出し領域２２を形成する。そしてこれ
らｐ型ベース領域２０とｐ+型ベース引出し領域２２と
をリンクさせる（図７（ａ）参照）。
ッチバックを行い、ベース引出し電極８側面に酸化膜か
らなるサイドウォール３６を形成する（図６（ｂ）参
照）。次いで、酸化膜３４及びサイドウォール３６をマ
スクとしてｎ型シリコン層４エッチングし、ｎ型コンタ
クト層１６を形成する（図６（ｃ）参照）。次いで、全
面にＢＳＧ１８を塗布した後、熱処理により、ＢＳＧ１
８からｎ型コンタクト層１６側面に不純物拡散してｐ型
ベース領域２０を形成すると同時に、ｐ+ 型ベース引出
し電極８からｎ型コンタクト層１６表面に不純物拡散し
てｐ+ 型ベース引出し領域２２を形成する。そしてこれ
らｐ型ベース領域２０とｐ+型ベース引出し領域２２と
をリンクさせる（図７（ａ）参照）。
【００３３】次いで、ＢＳＧ１８を除去した後、いわゆ
るワイドギャップの半導体材料として例えばＳｉＣ層
を、ｎ型不純物領域を導入しながら全面に堆積する。そ
して所定の形状にパターニングして、ｐ型ベース領域２
０側面に接する絶縁性基板２上のｎ+ 型ＳｉＣエミッタ
領域３８を形成する（図７（ｂ）参照）。次いで、全面
に、ｎ型不純物領域を導入しながら多結晶シリコン層を
堆積した後、所定の形状にパターニングして、ｎ+ 型Ｓ
ｉＣエミッタ領域３８上にｎ+ 型エミッタ引出し電極２
４を形成する（図８（ａ）参照）。
るワイドギャップの半導体材料として例えばＳｉＣ層
を、ｎ型不純物領域を導入しながら全面に堆積する。そ
して所定の形状にパターニングして、ｐ型ベース領域２
０側面に接する絶縁性基板２上のｎ+ 型ＳｉＣエミッタ
領域３８を形成する（図７（ｂ）参照）。次いで、全面
に、ｎ型不純物領域を導入しながら多結晶シリコン層を
堆積した後、所定の形状にパターニングして、ｎ+ 型Ｓ
ｉＣエミッタ領域３８上にｎ+ 型エミッタ引出し電極２
４を形成する（図８（ａ）参照）。
【００３４】次いで、所定の形状にパターニングしたレ
ジストをマスクとして熱酸化膜６をエッチング除去し、
ｎ型コンタクト層１６表面を露出する。そしてｎ型コン
タクト層１６上にコレクタ金属電極３０を形成し、また
ｎ+ 型エミッタ引出し電極２４上にエミッタ金属電極３
２を形成する（図８（ｂ）参照）。こうして、図１に示
すラテラルバイポーラトランジスタが作製される。
ジストをマスクとして熱酸化膜６をエッチング除去し、
ｎ型コンタクト層１６表面を露出する。そしてｎ型コン
タクト層１６上にコレクタ金属電極３０を形成し、また
ｎ+ 型エミッタ引出し電極２４上にエミッタ金属電極３
２を形成する（図８（ｂ）参照）。こうして、図１に示
すラテラルバイポーラトランジスタが作製される。
【００３５】このように第２の実施例によれば、シリコ
ンからなるｐ型ベース領域２０側面に接して、シリコン
よりもバンドギャップの広いＳｉＣからなるｎ+ 型Ｓｉ
Ｃエミッタ領域３８が形成されているため、いわゆるワ
イドバンドギャップエミッタ構造のＨＢＴをラテラルバ
イポーラトランジスタにおいて実現することができる。
従って、ベースからエミッタへの少数キャリアの注入を
防ぎ、エミッタ注入効率を向上させることができる。
ンからなるｐ型ベース領域２０側面に接して、シリコン
よりもバンドギャップの広いＳｉＣからなるｎ+ 型Ｓｉ
Ｃエミッタ領域３８が形成されているため、いわゆるワ
イドバンドギャップエミッタ構造のＨＢＴをラテラルバ
イポーラトランジスタにおいて実現することができる。
従って、ベースからエミッタへの少数キャリアの注入を
防ぎ、エミッタ注入効率を向上させることができる。
【００３６】なお、上記実施例においては、共にｎｐｎ
トランジスタの場合について述べたが、ｐｎｐトランジ
スタにも本発明が適用されることはいうまでもない。
トランジスタの場合について述べたが、ｐｎｐトランジ
スタにも本発明が適用されることはいうまでもない。
【００３７】
【発明の効果】以上のように本発明によれば、コンタク
ト層側面への不純物の２重拡散によってベース領域を形
成することが可能となるため、コンタクト層とエミッタ
層とに挟まれたベース領域の水平方向の厚さを、極めて
薄く制御することができる。また、ベース引出し電極か
らコンタクト層表面への不純物拡散により、ベース領域
とリンクするベース引出し領域をセルフアラインに形成
するため、ベースの厚さを薄くした場合でも容易にベー
ス電極の取り出しを行うことができる。
ト層側面への不純物の２重拡散によってベース領域を形
成することが可能となるため、コンタクト層とエミッタ
層とに挟まれたベース領域の水平方向の厚さを、極めて
薄く制御することができる。また、ベース引出し電極か
らコンタクト層表面への不純物拡散により、ベース領域
とリンクするベース引出し領域をセルフアラインに形成
するため、ベースの厚さを薄くした場合でも容易にベー
ス電極の取り出しを行うことができる。
【００３８】また、ベース引出し電極側面にサイドウォ
ールを形成する際の選択酸化を制御することにより、ベ
ース引出し電極がコンタクト層に接している幅を制御す
ることができるため、寄生容量を減少させることができ
る。また、ベース領域に接する単結晶からなるエミッタ
領域と多結晶シリコン層からなるエミッタ引出し電極と
によってエミッタ層を構成することが可能であるため、
いわゆるポリシリコンエミッタ構造となり、高速性を向
上させ、電流増幅率ｈFEの増大を実現することができ
る。
ールを形成する際の選択酸化を制御することにより、ベ
ース引出し電極がコンタクト層に接している幅を制御す
ることができるため、寄生容量を減少させることができ
る。また、ベース領域に接する単結晶からなるエミッタ
領域と多結晶シリコン層からなるエミッタ引出し電極と
によってエミッタ層を構成することが可能であるため、
いわゆるポリシリコンエミッタ構造となり、高速性を向
上させ、電流増幅率ｈFEの増大を実現することができ
る。
【００３９】更に、ベース領域のバンドギャップより大
きなバンドギャップを有する半導体材料をエミッタ層に
用いることが可能であるため、いわゆるワイドバンドギ
ャップエミッタ構造となり、エミッタ注入効率を向上さ
せることができる。こうしたことにより、ＳＯＩ基板を
使用した高性能ラテラルバイポーラトランジスタを実現
することができる。
きなバンドギャップを有する半導体材料をエミッタ層に
用いることが可能であるため、いわゆるワイドバンドギ
ャップエミッタ構造となり、エミッタ注入効率を向上さ
せることができる。こうしたことにより、ＳＯＩ基板を
使用した高性能ラテラルバイポーラトランジスタを実現
することができる。
【図１】本発明の第１の実施例によるラテラルバイポー
ラトランジスタを示す断面図である。
ラトランジスタを示す断面図である。
【図２】図１に示すラテラルバイポーラトランジスタの
製造方法を説明するための工程図（その１）である。
製造方法を説明するための工程図（その１）である。
【図３】図１に示すラテラルバイポーラトランジスタの
製造方法を説明するための工程図（その２）である。
製造方法を説明するための工程図（その２）である。
【図４】図１に示すラテラルバイポーラトランジスタの
製造方法を説明するための工程図（その３）である。
製造方法を説明するための工程図（その３）である。
【図５】本発明の第２の実施例によるラテラルバイポー
ラトランジスタを示す断面図である。
ラトランジスタを示す断面図である。
【図６】図５に示すラテラルバイポーラトランジスタの
製造方法を説明するための工程図（その１）である。
製造方法を説明するための工程図（その１）である。
【図７】図５に示すラテラルバイポーラトランジスタの
製造方法を説明するための工程図（その２）である。
製造方法を説明するための工程図（その２）である。
【図８】図５に示すラテラルバイポーラトランジスタの
製造方法を説明するための工程図（その３）である。
製造方法を説明するための工程図（その３）である。
２…絶縁性基板 ４…ｎ型シリコン層 ６…熱酸化膜 ８…ｐ+ 型ベース引出し電極 １０…窒化膜 １２…熱酸化膜 １４…サイドウォール １６…ｎ型コンタクト層 １８…ＢＳＧ ２０…ｐ型ベース領域 ２２…ｐ+ 型ベース引出し領域 ２３…ｎ+ 型コレクタ引出し電極 ２４…ｎ+ 型エミッタ引出し電極 ２６…ｎ+ 型コレクタ引出し領域 ２８…ｎ+ 型エミッタ領域 ３０…コレクタ金属電極 ３２…エミッタ金属電極 ３４…酸化膜 ３６…サイドウォール ３８…ｎ+ 型ＳｉＣエミッタ領域
Claims (4)
- 【請求項１】 絶縁性基板上に第１導電型の半導体層を
形成する工程と、 前記半導体層上に所定の形状にパターニングした第１の
絶縁層を形成した後、全面に第２導電型の多結晶シリコ
ン層を堆積する第１の工程と、 前記多結晶シリコン層上に所定の形状にパターニングし
た第２の絶縁層を形成した後、前記第２の絶縁層をマス
クとする前記多結晶シリコン層のエッチングにより、前
記半導体層上及び前記第１の絶縁層上に第２導電型のベ
ース引出し電極を形成する第２の工程と、 前記ベース引出し電極側面にサイドウォールを形成する
第３の工程と、 前記第１及び第２の絶縁層並びに前記サイドウォールを
マスクとする前記半導体層のエッチングにより、第１導
電型のコンタクト層を形成する第４の工程と、 全面に第２導電型の不純物を含有する不純物含有層を形
成した後、熱処理により、前記不純物含有層からコンタ
クト層側面に不純物拡散して第２導電型のベース領域を
形成すると同時に、前記ベース引出し電極からコンタク
ト層表面に不純物拡散して第２導電型のベース引出し領
域を形成し、前記ベース領域と前記ベース引出し領域と
をリンクさせる第５の工程と、 前記不純物含有層を除去した後、前記ベース領域に接し
て前記絶縁性基板上に第１導電型のエミッタ層を形成す
る第６の工程とを有することを特徴とするラテラルバイ
ポーラトランジスタの製造方法。 - 【請求項２】 請求項１記載のラテラルバイポーラトラ
ンジスタの製造方法において、 前記第２の絶縁層が、耐酸化性絶縁層であり、 前記第３の工程が、前記耐酸化性絶縁層をマスクとする
選択酸化により、前記ベース引出し電極側面及び前記半
導体層上に酸化膜を形成した後、前記耐酸化性絶縁層を
マスクとする前記酸化膜のエッチバックにより、前記ベ
ース引出し電極側面にサイドウォールを形成する工程で
あり、 前記ベース引出し電極側面の選択酸化により、前記ベー
ス引出し電極が前記半導体層に接している幅を制御する
ことを特徴とするラテラルバイポーラトランジスタの製
造方法。 - 【請求項３】 請求項１又は２記載のラテラルバイポー
ラトランジスタの製造方法において、 前記第６の工程が、前記不純物含有層を除去した後、全
面に第１導電型の多結晶シリコン層を堆積する工程と、
前記多結晶シリコン層を所定の形状にパターニングし、
前記ベース領域に接して前記絶縁性基板上に第１導電型
のエミッタ引出し電極を形成する工程と、熱処理によ
り、前記エミッタ引出し電極から前記ベース領域側面に
不純物拡散して第１導電型のエミッタ領域を形成する工
程とを有し、前記エミッタ領域と前記エミッタ引出し電
極とからなるエミッタ層を形成する工程であることを特
徴とするラテラルバイポーラトランジスタの製造方法。 - 【請求項４】 請求項１又は２記載のラテラルバイポー
ラトランジスタの製造方法において、 前記第６の工程が、前記不純物含有層を除去した後、全
面に前記半導体層のバンドギャップより広いバンドギャ
ップを有する第１導電型の第２の半導体層を堆積し、前
記第２の半導体層を所定の形状にパターニングして、前
記ベース領域に接して前記絶縁性基板上に第１導電型の
エミッタ層を形成する工程であることを特徴とするラテ
ラルバイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051941A JP2528559B2 (ja) | 1991-03-18 | 1991-03-18 | ラテラルバイポ―ラトランジスタの製造方法 |
| US08/127,119 US5376823A (en) | 1991-03-15 | 1993-09-27 | Lateral bipolar transistor and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051941A JP2528559B2 (ja) | 1991-03-18 | 1991-03-18 | ラテラルバイポ―ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287329A JPH04287329A (ja) | 1992-10-12 |
| JP2528559B2 true JP2528559B2 (ja) | 1996-08-28 |
Family
ID=12900898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051941A Expired - Fee Related JP2528559B2 (ja) | 1991-03-15 | 1991-03-18 | ラテラルバイポ―ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2528559B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632490A3 (de) * | 1993-07-02 | 1996-09-11 | Siemens Ag | Herstellungsverfahren für lateralen Bipolartransistor. |
| US5407843A (en) * | 1993-07-02 | 1995-04-18 | Siemens Aktiengesellschaft | Method for manufacturing lateral bipolar transistors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503460B2 (ja) * | 1986-12-01 | 1996-06-05 | 三菱電機株式会社 | バイポ−ラトランジスタおよびその製造方法 |
-
1991
- 1991-03-18 JP JP3051941A patent/JP2528559B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04287329A (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JPH0241170B2 (ja) | ||
| JPH02150033A (ja) | 半導体装置およびその製造方法 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| US5376823A (en) | Lateral bipolar transistor and method of producing the same | |
| JP3137695B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2522383B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05343413A (ja) | バイポーラトランジスタとその製造方法 | |
| JP3183467B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JPH04241422A (ja) | 半導体集積回路装置 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPS62189753A (ja) | 半導体装置 | |
| JPH07161726A (ja) | バイポーラトランジスタ | |
| JPH04294543A (ja) | 半導体装置の製造方法 | |
| JPS61237466A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63142673A (ja) | 半導体装置 | |
| JPH0650742B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |