JPH04343434A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04343434A
JPH04343434A JP3116157A JP11615791A JPH04343434A JP H04343434 A JPH04343434 A JP H04343434A JP 3116157 A JP3116157 A JP 3116157A JP 11615791 A JP11615791 A JP 11615791A JP H04343434 A JPH04343434 A JP H04343434A
Authority
JP
Japan
Prior art keywords
region
base
oxide film
emitter
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3116157A
Other languages
English (en)
Other versions
JP2672199B2 (ja
Inventor
Kazuhiko Yoshino
和彦 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3116157A priority Critical patent/JP2672199B2/ja
Priority to US07/886,399 priority patent/US5198373A/en
Publication of JPH04343434A publication Critical patent/JPH04343434A/ja
Application granted granted Critical
Publication of JP2672199B2 publication Critical patent/JP2672199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速度応答型のバイポ
ーラトランジスタ並びにその集積回路等の半導体装置の
製造方法に関する。
【０００２】
【従来の技術】図６〜図８は従来例でＮＰＮトランジス
タの製造方法を経時的に示す模式断面図である。これら
各図に従ってその製造方法を説明する。まず、図６のよ
うにＰ型半導体基板２１に酸化膜（図示せず）を形成し
、その窓開けを行い選択的にＮ型不純物を拡散すること
によってＮ＋埋め込み層２２を形成し、その後酸化膜を
除去した後、Ｎ＋埋め込み層２２に隣接しかつＰ型基板
２１全面にエピタキシャル層２３を形成する。次に酸化
膜２４をＮ型エピタキシャル層２３上に再成長させその
酸化膜２４の所定部分を窓開けした後、Ｐ型不純物を拡
散することによってＰ＋分離拡散層２５を形成し、次に
Ｎ型エピタキシャル層２３表面からＮ＋埋め込み層２２
に達するようにＮ＋拡散を行うことによりコレクタ領域
２６を形成する。次に図７のようにベース領域のパター
ニングを行い、酸化膜２４をエッチングしその開口部に
ホウ素イオン注入を行いベース領域２７を形成する。 次に図８のようにベース領域上開口部に酸化膜２４を再
成長させた後エミッタとなる領域の酸化膜窓開けを行う
。その開口部にヒ素イオン注入を行いエミッタ領域２８
を形成する。その後酸化膜を全面に成長させ周知の方法
によりそれぞれの電極を設けバイポーラトランジスタ作
成が完了する。
【０００３】
【発明が解決しようとする課題】しかし、トランジスタ
特性を向上させるためには、エミッタイオン濃度に対し
てベースイオン濃度を低くする必要があるが、従来方法
ではベースイオン濃度を低くするとベース抵抗が大きく
なり高速化の妨げとなってきた。本発明はこのような従
来の問題点を鑑みてなされたものであり、先ずベース形
成のために高濃度のイオン注入を行った後エミッタ領域
下のベース領域にフッ素イオン注入を行い、その領域に
ついてのみイオン濃度を下げることにより、エミッタイ
オン濃度に対してベースイオン濃度を低くする必要を満
たし、かつベース抵抗の増大を防ぎ高速化が可能となる
ような半導体装置の製造方法を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】この発明は、エミッタ領
域、コレクタ領域、ベース領域を縦型に形成する半導体
装置の製造方法において、半導体基板上に薄膜形成を行
い、ベース領域形成のためにホウ素イオン注入を行った
後、エミッタ領域上の薄膜の窓開けを行い、フッ素イオ
ン注入を行い、次に酸化性雰囲気アニールを行ってベー
ス領域を形成することを特徴とした半導体装置の製造方
法である。
【０００５】
【作用】ベース領域形成のためにホウ素イオン注入を行
いエミッタ領域上の酸化膜窓開けを行った後に、フッ素
イオン注入を行う事により、例えば半導体基板中のシリ
コンのアモルファス化がおこり、ホウ素イオンが酸化膜
中に再分布しやすくなる。その結果フッ素イオンが注入
された領域についてホウ素イオン濃度の低下が起こる。 ベース領域中エミッタ領域下部についてのみそのベース
イオン濃度が低い領域とすることによりトランジスタ特
性の向上を実現しかつベースコンタクト抵抗の増大を防
ぐ。
【０００６】
【実施例】図１ないし図５は本発明の実施例でその製造
方法を経時的に示す図である。まず、図１に示すように
Ｐ型Ｓｉ基板１に酸化膜（図示せず）を形成しその窓開
けを行い、選択的にＮ型不純物を拡散することによって
Ｎ＋埋め込み層２を形成し、その後酸化膜を除去しＮ＋
埋め込み層２に隣接しかつＰ＋基板全面にエピタキシャ
ル成長させることによりＮ型エピタキシャル層３を形成
する。次に酸化膜４を１０００Å再成長させその酸化膜
４を窓開けした後、Ｐ型不純物を拡散することによって
Ｐ＋分離拡散層５を形成し、Ｎ型エピタキシャル層３表
面からＮ＋埋め込み層２に達するようにＮ＋拡散を行う
ことによりコレクタ領域６を形成する。次に図２のよう
にベース領域のパターニングを行い酸化膜４をエッチン
グし、その開口部にホウ素イオンをエネルギー１０Ｋｅ
Ｖ、ドーズ量１．０×１０１５ｉｏｎｓ／ｃｍ２程度注
入することによってベースイオン濃度の低い領域８を形
成する。その後酸化性アニールおよび酸化膜４のエッチ
ングを行いエミッタ領域を再び開口させる。次に図４の
ように開口したエミッタ部分にヒ素ドープポリシリコン
９を形成しパターニングをした後、アニールを行うこと
によりポリシリコン９からヒ素を拡散させエミッタ領域
１０を形成する。次に図５のように全面にＢＰＳＧ等の
保護膜１１を形成し所定のパターンによってコンタクト
ホールを開口し、それぞれコレクタ電極１２、エミッタ
電極１２、ベース電極１４を設けることにより、トラン
ジスタの形成が完了する。
【０００７】
【発明の効果】本発明の半導体装置の製造装置によれば
、エミッタ領域直下にピーク濃度の低いベース領域を形
成する工程は容易であり、これによりトランジスタ特性
の向上が実現できる。
【図面の簡単な説明】
【図１】この発明の一実施例の製造工程の第１ステップ
を示す構成説明図である。
【図２】上記実施例における製造工程の第２ステップを
示す構成説明図である。
【図３】上記実施例における製造工程の第３ステップを
示す構成説明図である。
【図４】上記実施例における製造工程の第４ステップを
示す構成説明図である。
【図５】上記実施例における製造工程の第５ステップを
示す構成説明図である。
【図６】従来例の製造工程の第１ステップを示す構成説
明図である。
【図７】従来例の製造工程の第２ステップを示す構成説
明図である。
【図８】従来例の製造工程の第３ステップを示す構成説
明図である。
【符号の説明】
１　　Ｐ型Ｓｉ基板 ２　　Ｎ＋埋め込み層 ３　　Ｎ型エピタキシャル層 ４　　酸化膜 ５　　Ｐ＋分離拡散層 ６　　コレクタ領域 ７　　ベース領域 ８　　低濃度ベース領域 ９　　ヒ素ドープポリシリコン １０　　エミッタ領域 １１　　ＢＰＳＧ膜 １２　　コレクタ電極 １３　　エミッタ電極 １４　　ベース電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　エミッタ領域、コレクタ領域、ベース
    領域を縦型に形成する半導体装置の製造方法において、
    半導体基板上に薄膜形成を行い、ベース領域形成のため
    にホウ素イオン注入を行った後、エミッタ領域上の薄膜
    の窓開けを行い、フッ素イオン注入を行い、次に酸化性
    雰囲気アニールを行ってベース領域を形成することを特
    徴とした半導体装置の製造方法。
JP3116157A 1991-05-21 1991-05-21 半導体装置の製造方法 Expired - Fee Related JP2672199B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3116157A JP2672199B2 (ja) 1991-05-21 1991-05-21 半導体装置の製造方法
US07/886,399 US5198373A (en) 1991-05-21 1992-05-21 Process for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3116157A JP2672199B2 (ja) 1991-05-21 1991-05-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04343434A true JPH04343434A (ja) 1992-11-30
JP2672199B2 JP2672199B2 (ja) 1997-11-05

Family

ID=14680188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3116157A Expired - Fee Related JP2672199B2 (ja) 1991-05-21 1991-05-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5198373A (ja)
JP (1) JP2672199B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993008599A1 (en) * 1991-10-23 1993-04-29 Microunity Systems Engineering, Inc. Bipolar junction transistor exhibiting improved beta and punch-through characteristics
EP0608999B1 (en) * 1993-01-29 1997-03-26 National Semiconductor Corporation Bipolar transistors and methods for fabrication thereof
EP0710399A1 (en) * 1993-07-12 1996-05-08 National Semiconductor Corporation Process for fabricating semiconductor devices having arsenic emitters
JP2551353B2 (ja) * 1993-10-07 1996-11-06 日本電気株式会社 半導体装置及びその製造方法
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
DE19628459A1 (de) 1996-07-15 1998-01-29 Siemens Ag Halbleiterbauelement mit niedrigem Kontaktwiderstand zu hochdotierten Gebieten
DE10052680C2 (de) * 2000-10-24 2002-10-24 Advanced Micro Devices Inc Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
US7238597B2 (en) * 2002-09-27 2007-07-03 Brontek Delta Corporation Boron ion delivery system
CN111785630A (zh) * 2020-07-15 2020-10-16 上海华力集成电路制造有限公司 Pnp双极型晶体管制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495512A (en) * 1982-06-07 1985-01-22 International Business Machines Corporation Self-aligned bipolar transistor with inverted polycide base contact
JPS6473766A (en) * 1987-09-16 1989-03-20 Oki Electric Ind Co Ltd Manufacture of semiconductor integrated circuit
JPH027529A (ja) * 1988-06-27 1990-01-11 Nec Corp バイポーラトランジスタ及びその製造方法
JP2748420B2 (ja) * 1988-08-12 1998-05-06 ソニー株式会社 バイポーラトランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2672199B2 (ja) 1997-11-05
US5198373A (en) 1993-03-30

Similar Documents

Publication Publication Date Title
US4356622A (en) Method of producing low-resistance diffused regions in IC MOS semiconductor circuits in silicon-gate technology metal silicide layer formation
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
JP3205361B2 (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法
US4110126A (en) NPN/PNP Fabrication process with improved alignment
JPH09504411A (ja) セルフアラインｃｍｏｓプロセス
JP2672199B2 (ja) 半導体装置の製造方法
JP3092939B2 (ja) 集積回路電極の形成
JPH10326793A (ja) 半導体装置の製造方法
US20030062598A1 (en) Method for manufacturing and structure of semiconductor device with sinker contact region
US7164186B2 (en) Structure of semiconductor device with sinker contact region
JP2697631B2 (ja) 半導体装置の製造方法
JP2890509B2 (ja) 半導体装置の製造方法
JPH0239091B2 (ja)
KR100346822B1 (ko) 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법
JP3260549B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JPH04116933A (ja) 半導体装置の製造方法
JP2674613B2 (ja) 半導体装置の製造方法
JP2656125B2 (ja) 半導体集積回路の製造方法
JPS6395664A (ja) 半導体装置の製造方法
JPH02152240A (ja) 半導体装置の製造方法
JPH04287329A (ja) ラテラルバイポーラトランジスタの製造方法
JPH06333933A (ja) 半導体装置およびその製造方法
JPH0136709B2 (ja)
JPS63226065A (ja) 半導体装置の製造方法
JPS641933B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees