CN111785630A - Pnp双极型晶体管制造方法 - Google Patents
Pnp双极型晶体管制造方法 Download PDFInfo
- Publication number
- CN111785630A CN111785630A CN202010679216.0A CN202010679216A CN111785630A CN 111785630 A CN111785630 A CN 111785630A CN 202010679216 A CN202010679216 A CN 202010679216A CN 111785630 A CN111785630 A CN 111785630A
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- pnp bipolar
- active region
- vbe
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- -1 fluorine ions Chemical class 0.000 claims abstract description 40
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 38
- 239000011737 fluorine Substances 0.000 claims abstract description 38
- 229910052796 boron Inorganic materials 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000010953 base metal Substances 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 15
- 238000013461 design Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000005764 inhibitory process Effects 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明涉及PNP双极型晶体管制造方法，涉及半导体集成电路制造技术，通过在PNP双极型晶体管的发射极引入氟离子，利用氟对硼离子的扩散抑制作用和剂量损失加强作用，可调节PNP双极型晶体管的Vbe参数，Vbe是指晶体管处于导通状态时的发射结电压，并通过调节氟离子注入能量和剂量实现PNP双极型晶体管的Vbe参数的可控调节，为带隙基准电压源电路的灵活设计奠定基础。
Description
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种晶体管制造方法。
背景技术
带隙基准电压源广泛应用于模拟、数字和数模混合电路中，为IC芯片提供高精度的基准电压。当前CMOS集成电路工艺中，带隙基准电压源通常基于寄生双极型晶体管(BJT)进行设计。以PNP双极型晶体管为例，其在CMOS集成工艺中的典型制作步骤如下：S1)利用浅沟槽隔离工艺形成器件有源区；S2)利用离子注入工艺形成N阱和P阱；S3)利用离子注入工艺形成发射极、基极、集电极重掺杂区；S4)制作金属电极。
请参阅图1，图1为PNP双极型晶体管结构示意图，如图1所示，半导体结构包括半导体衬底101，浅沟槽隔离结构102和103(STI，Shallow Trench Isolation)、P型阱104、N型阱105，被浅沟槽隔离结构102和103以及P、N型阱隔开的第一有源区106A、第二有源区106B和第三有源区106C，其中第一有源区106A上方形成有发射极107A、第二有源区106B上方形成有基极107B、第三有源区106C上方形成有集电极107C。
在带隙基准电压源电路中，BJT的Vbe是决定基准电压Vref的一个重要参数，因此通过调整Vbe参数可以达到调节基准电压Vref的目的。BJT的Vbe是指晶体管处于导通状态时的发射结电压，主要取决于发射极与基极之间的势垒高度差，与半导体掺杂浓度和温度有关，对Si基材料，Vbe通常在0.7V左右，是一个相对本征的参数，可调范围较小，调节方法极少。
发明内容
本发明提供的PNP双极型晶体管制造方法，包括：S1：提供半导体衬底，在衬底中形成第一隔离结构和第二隔离结构，以隔离出有源区；S2：在半导体衬底中进行离子注入，以形成N型阱和P型阱,N型阱和P型阱之间通过第二隔离结构隔开，第一隔离结构将N型阱隔离出第一有源区和第二有源区，第三有源区形成在P型阱部分；以及S3：采用氟离子和硼离子对第一有源区进行离子注入以形成PNP双极型晶体管的发射极，对第二有源区和第三有源区进行离子注入，以分别形成PNP双极型晶体管的基极和集电极。
更进一步的，第一隔离结构和第二隔离结构为通过浅沟槽隔离工艺形成的浅沟槽隔离结构。
更进一步的，基极为N型重掺杂区域。
更进一步的，集电极为P型重掺杂区域。
更进一步的，发射极为P型重掺杂区域。
更进一步的，在S3中，根据期望的Vbe参数调整氟离子注入的能量。
更进一步的，在S3中，根据期望的Vbe参数调整氟离子注入的剂量。
更进一步的，还包括S4：在发射极、基极和集电极上形成发射极金属电极、基极金属电极和集电极金属电极；S5：进行PNP双极型晶体管的电学特性测试，提取Vbe参数值。
更进一步的，PNP双极型晶体管制造方法集成在CMOS工艺中。
更进一步的，氟离子消耗衬底中的一部分间隙；在衬底界面处，氟离子与硼离子形成F-B团簇。
本发明提供的PNP双极型晶体管制造方法，通过在PNP双极型晶体管的发射极引入氟离子，利用氟对硼离子的扩散抑制作用和剂量损失加强作用，可调节PNP双极型晶体管的Vbe参数，Vbe是指晶体管处于导通状态时的发射结电压，并通过调节氟离子注入能量和剂量实现PNP双极型晶体管的Vbe参数的可控调节，为带隙基准电压源电路的灵活设计奠定基础。
附图说明
图1为PNP双极型晶体管结构示意图。
图2a至图2c为本发明一实施例的PNP双极型晶体管制造过程中器件结构示意图。
图3a为无氟引入时PNP双极型晶体的发射极/基极能带示意图。
图3b为引入氟时PNP双极型晶体的发射极/基极能带示意图。
图4为发射极无氟和含氟时PNP双极型晶体的Vbe参数示意图。
图5为不同氟离子注入能量和剂量下PNP双极型晶体的Vbe参数示意图。
图中主要组件附图标记说明如下：
201、半导体衬底；204、P型阱；205、N型阱；206A、第一有源区；206B、第二有源区；206C、第三有源区；207A、发射极；207B、基极；207C、集电极；202、第一隔离结构；203、第二隔离结构。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例中，在于提供一种PNP双极型晶体管制造方法，包括：S1：提供半导体衬底，在衬底中形成第一隔离结构和第二隔离结构，以隔离出有源区；S2：在半导体衬底中进行离子注入，以形成N型阱和P型阱,N型阱和P型阱之间通过第二隔离结构隔开，第一隔离结构将N型阱隔离出第一有源区和第二有源区，第三有源区形成在P型阱部分；以及S3：采用氟离子和硼离子对第一有源区进行离子注入以形成PNP双极型晶体管的发射极，对第二有源区和第三有源区进行离子注入，以分别形成PNP双极型晶体管的基极和集电极。
请参阅图2a至图2c，图2a至图2c为本发明一实施例的PNP双极型晶体管制造过程中器件结构示意图。具体的，PNP双极型晶体管制造方法，包括：
S1：如图2a所示，提供半导体衬底201(如硅衬底)，在衬底201中形成第一隔离结构202和第二隔离结构203，以隔离出有源区。
在一实施例中，所述第一隔离结构202和第二隔离结构203为通过浅沟槽隔离工艺(STI，Shallow Trench Isolation)形成的浅沟槽隔离结构。
S2：如图2b所示，在半导体衬底201中进行离子注入，以形成N型阱205(NM)和P型阱204(PW),N型阱205和P型阱204之间通过第二隔离结构203隔开，第一隔离结构202将N型阱205隔离出第一有源区206A和第二有源区206B，第三有源区206C形成在P型阱204部分。
在一实施例中，N型阱205和P型阱204的形成包括但不限于外延生长、原氧化生长、采用掩膜版进行离子注入，并再次高能的离子注入以及退火工序。
S3：如图2c所示，采用氟离子和硼离子对第一有源区206A进行离子注入以形成PNP双极型晶体管的发射极207A，对第二有源区206B和第三有源区206C进行离子注入，以分别形成PNP双极型晶体管的基极207B和集电极207C。
在一实施例中，基极207B为N型重掺杂区域，可具有掺杂物，例如砷(As)、磷(P)、其他第五族(group V)元素或前述的组合。
在一实施例中，集电极207C为P型重掺杂区域，掺杂物为硼(B)。
在一实施例中，发射极207A为P型重掺杂区域，掺杂物为氟和硼。
如上所述，在PNP晶体管发射极离子注入过程中加入氟离子。氟对硼离子的影响包括两方面：(1)氟离子在衬底(如硅)中容易占据间隙位置，消耗衬底(如硅)中的间隙，而硼离子在衬底(如硅)中也主要占据间隙位置，因此氟离子会与硼离子存在竞争关系，即氟离子存在时会消耗衬底(如硅)中的一部分间隙，进而抑制硼离子扩散，降低有效硼浓度。(2)在衬底界面处如Si/SiO2界面处，氟离子会与硼离子形成F-B团簇，进而释放出原本被硼离子占据的界面缺陷，导致更多的硼离子被界面缺陷俘获，进而加剧衬底(如硅)中硼离子的剂量损失。因此，在PNP双极型晶体发射极引入氟离子会降低发射极有效硼浓度，导致发射极与基极之间的PN结两侧杂质有效浓度差减小，势垒高度
降低，Vbe减小。
请参阅图3a和图3b，图3a为无氟引入时PNP双极型晶体的发射极/基极能带示意图，图3b为引入氟时PNP双极型晶体的发射极/基极能带示意图。对比图3a，可知图3b中的势垒高度
降低，因此Vbe减小。请再参阅图4，图4为发射极无氟和含氟时PNP双极型晶体的Vbe参数示意图，如图4所示，无氟时PNP双极型晶体的Vbe为748mV，有氟时PNP双极型晶体的Vbe为746mV，也即调节了Vbe参数。具体的，在发射极引入氟离子后，由于氟会抑制硼离子的扩散、增强硼离子剂量损失，导致有效硼浓度降低，因此其对应的PNP BJT的Vbe由748mV降低到746mV，降幅为2mV。
在本发明一实施例中，在S3中，根据期望的Vbe参数调整氟离子注入的能量。在本发明一实施例中，在S3中，根据期望的Vbe参数调整氟离子注入的剂量。调整氟离子注入的能量或剂量可以对发射极/基极PN结两侧势垒高度
进行可控调节，进而实现Vbe参数的可控调节，为带隙基准电压源电路的灵活设计奠定基础。请参阅图5，图5为不同氟离子注入能量和剂量下PNP双极型晶体的Vbe参数示意图，如图5所示，在图4的在发射极引入氟离子，PNP双极型晶体的Vbe为746mV的基础上，调整氟离子注入能量，如图5所示氟离子注入能量由8K增加到10K时，Vbe从746mV降为742mV，Vbe降低了4mV，或调整氟离子注入剂量，如图5所示氟离子注入剂量由2.0e15增加到3.0e15时，Vbe从746mV降为743mV，Vbe降低了3mV。如此可根据期望的Vbe参数调整氟离子注入的能量或剂量，进而实现Vbe参数的可控调节，为带隙基准电压源电路的灵活设计奠定基础。
在一实施例中，PNP双极型晶体管制造还包括：S4：在发射极207A、基极207B和集电极207C上形成发射极金属电极、基极金属电极和集电极金属电极；S5：进行PNP双极型晶体管的电学特性测试，提取Vbe参数值。
在一实施例中，上述的PNP双极型晶体管制造过程集成在CMOS工艺中。
如上所述，通过在PNP双极型晶体管的发射极引入氟离子，利用氟对硼离子的扩散抑制作用和剂量损失加强作用，可调节PNP双极型晶体管的Vbe参数，Vbe是指晶体管处于导通状态时的发射结电压，并通过调节氟离子注入能量和剂量实现PNP双极型晶体管的Vbe参数的可控调节，为带隙基准电压源电路的灵活设计奠定基础。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种PNP双极型晶体管制造方法，其特征在于，包括：
S1：提供半导体衬底，在衬底中形成第一隔离结构和第二隔离结构，以隔离出有源区；
S2：在半导体衬底中进行离子注入，以形成N型阱和P型阱,N型阱和P型阱之间通过第二隔离结构隔开，第一隔离结构将N型阱隔离出第一有源区和第二有源区，第三有源区形成在P型阱部分；以及
S3：采用氟离子和硼离子对第一有源区进行离子注入以形成PNP双极型晶体管的发射极，对第二有源区和第三有源区进行离子注入，以分别形成PNP双极型晶体管的基极和集电极。
2.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，第一隔离结构和第二隔离结构为通过浅沟槽隔离工艺形成的浅沟槽隔离结构。
3.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，基极为N型重掺杂区域。
4.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，集电极为P型重掺杂区域。
5.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，发射极为P型重掺杂区域。
6.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，在S3中，根据期望的Vbe参数调整氟离子注入的能量。
7.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，在S3中，根据期望的Vbe参数调整氟离子注入的剂量。
8.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，还包括S4：在发射极、基极和集电极上形成发射极金属电极、基极金属电极和集电极金属电极；S5：进行PNP双极型晶体管的电学特性测试，提取Vbe参数值。
9.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，PNP双极型晶体管制造方法集成在CMOS工艺中。
10.根据权利要求1所述的PNP双极型晶体管制造方法，其特征在于，氟离子消耗衬底中的一部分间隙；在衬底界面处，氟离子与硼离子形成F-B团簇。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679216.0A CN111785630A (zh) | 2020-07-15 | 2020-07-15 | Pnp双极型晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679216.0A CN111785630A (zh) | 2020-07-15 | 2020-07-15 | Pnp双极型晶体管制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785630A true CN111785630A (zh) | 2020-10-16 |
Family
ID=72768685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010679216.0A Pending CN111785630A (zh) | 2020-07-15 | 2020-07-15 | Pnp双极型晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785630A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198373A (en) * | 1991-05-21 | 1993-03-30 | Sharp Kabushiki Kaisha | Process for fabricating a semiconductor device |
| KR19990020394A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체 소자 접합부 형성방법 |
| CN108110051A (zh) * | 2017-12-19 | 2018-06-01 | 上海华力微电子有限公司 | 一种带沟槽结构的双极型晶体管及其制作方法 |
-
2020
- 2020-07-15 CN CN202010679216.0A patent/CN111785630A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198373A (en) * | 1991-05-21 | 1993-03-30 | Sharp Kabushiki Kaisha | Process for fabricating a semiconductor device |
| KR19990020394A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체 소자 접합부 형성방법 |
| CN108110051A (zh) * | 2017-12-19 | 2018-06-01 | 上海华力微电子有限公司 | 一种带沟槽结构的双极型晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200203333A1 (en) | Vertical bipolar transistor for esd protection and method for fabricating | |
| JPH07508371A (ja) | 縦型ｄｍｏｓデバイスにおける閾値調整 | |
| US6249031B1 (en) | High gain lateral PNP and NPN bipolar transistor and process compatible with CMOS for making BiCMOS circuits | |
| US10607839B2 (en) | Method of reducing an impurity concentration in a semiconductor body | |
| KR100858154B1 (ko) | 웨이퍼 및 웨이퍼 제조 공정 | |
| KR101393962B1 (ko) | 고전압 반대 주입을 갖춘 전력 트랜지스터 | |
| US8134212B2 (en) | Implanted well breakdown in high voltage devices | |
| JP3078436B2 (ja) | Ｂｉ−ＣＭＯＳ構造を形成する方法およびＢｉ−ＣＭＯＳ構造 | |
| US20060202306A1 (en) | Bipolar junction transistor with high beta | |
| US10043867B2 (en) | Latchup reduction by grown orthogonal substrates | |
| JP5399650B2 (ja) | 半導体装置 | |
| US5837590A (en) | Isolated vertical PNP transistor without required buried layer | |
| US8344481B2 (en) | Bipolar transistors with hump regions | |
| US11094806B2 (en) | Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region | |
| CN111785630A (zh) | Pnp双极型晶体管制造方法 | |
| US5338695A (en) | Making walled emitter bipolar transistor with reduced base narrowing | |
| JPH0276255A (ja) | 短いゲート長さを有するｃｍｏｓデバイスの製造方法 | |
| US6281530B1 (en) | LPNP utilizing base ballast resistor | |
| US20040082136A1 (en) | Breakdown voltage adjustment for bipolar transistors | |
| JP3792930B2 (ja) | 超薄型ｓｏｉ静電気放電保護素子の形成方法 | |
| US6107146A (en) | Method of replacing epitaxial wafers in CMOS process | |
| EP0439899A2 (en) | Complementary bipolar transistors compatible with CMOS process | |
| CN107393872B (zh) | 一种bcd工艺中寄生型npn三极管的制作方法 | |
| USH707H (en) | Method of preventing latch-up failures of CMOS integrated circuits | |
| JP3145694B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |