JPS6410951B2 - - Google Patents
Info
- Publication number
- JPS6410951B2 JPS6410951B2 JP55501220A JP50122080A JPS6410951B2 JP S6410951 B2 JPS6410951 B2 JP S6410951B2 JP 55501220 A JP55501220 A JP 55501220A JP 50122080 A JP50122080 A JP 50122080A JP S6410951 B2 JPS6410951 B2 JP S6410951B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- layer
- extrinsic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 27
- 239000012535 impurity Substances 0.000 description 24
- 238000005468 ion implantation Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000002513 implantation Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 206010067482 No adverse event Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KWLSQQRRSAWBOQ-UHFFFAOYSA-N dipotassioarsanylpotassium Chemical compound [K][As]([K])[K] KWLSQQRRSAWBOQ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
請求の範囲
１ 一導電型のコレクタ領域を有する半導体ウエ
ハにトランジスタを形成する方法において、 前記半導体ウエハの表面上に逆導電型不純物が
ドープされたポリシリコン層を形成する工程と、 前記ポリシリコン層上にマスク層を形成し、該
マスク層の所定位置に窓を形成する工程と、 前記窓を通して前記ポリシリコン層をエツチン
グして前記半導体ウエハの表面の一部を露出させ
る工程と、 前記露出表面中に逆導電型不純物を浅く拡散し
て浅い逆導電型領域を形成する工程と、 前記露出表面上及びエツチングされたポリシリ
コン層の側壁上に酸化シリコン層を形成するとと
もに、前記ポリシリコン層中の逆導電型不純物を
半導体ウエハ中にドライブインして前記浅い逆導
電型領域に連続する深い逆電型領域を形成する工
程と、 前記窓を通して前記酸化シリコン層を反応性イ
オン・エツチングして前記酸化シリコン層に窓を
形成する工程と、 前記酸化シリコン層の窓を通して前記浅い逆導
電型領域の一部をエツチングして、その下の半導
体ウエハの表面を露出させる工程と、 半導体ウエハ中に残つた浅い逆導電型領域の残
部及び該残部に連続する前記深い逆導電型領域か
らアニール処理により外部ベースを形成する工程
と、 前記酸化シリコン層の窓を通して半導体ウエハ
中に一導電型不純物をイオン注入してエミツタを
形成する工程と、 前記エミツタ形成工程の前または後に、前記酸
化シリコン層の窓を通して半導体ウエハ中に逆導
電型不純物をイオン注入して真性ベースを形成す
る工程と、 を有するトランジスタの形成方法。
ハにトランジスタを形成する方法において、 前記半導体ウエハの表面上に逆導電型不純物が
ドープされたポリシリコン層を形成する工程と、 前記ポリシリコン層上にマスク層を形成し、該
マスク層の所定位置に窓を形成する工程と、 前記窓を通して前記ポリシリコン層をエツチン
グして前記半導体ウエハの表面の一部を露出させ
る工程と、 前記露出表面中に逆導電型不純物を浅く拡散し
て浅い逆導電型領域を形成する工程と、 前記露出表面上及びエツチングされたポリシリ
コン層の側壁上に酸化シリコン層を形成するとと
もに、前記ポリシリコン層中の逆導電型不純物を
半導体ウエハ中にドライブインして前記浅い逆導
電型領域に連続する深い逆電型領域を形成する工
程と、 前記窓を通して前記酸化シリコン層を反応性イ
オン・エツチングして前記酸化シリコン層に窓を
形成する工程と、 前記酸化シリコン層の窓を通して前記浅い逆導
電型領域の一部をエツチングして、その下の半導
体ウエハの表面を露出させる工程と、 半導体ウエハ中に残つた浅い逆導電型領域の残
部及び該残部に連続する前記深い逆導電型領域か
らアニール処理により外部ベースを形成する工程
と、 前記酸化シリコン層の窓を通して半導体ウエハ
中に一導電型不純物をイオン注入してエミツタを
形成する工程と、 前記エミツタ形成工程の前または後に、前記酸
化シリコン層の窓を通して半導体ウエハ中に逆導
電型不純物をイオン注入して真性ベースを形成す
る工程と、 を有するトランジスタの形成方法。
技術分野
本発明は、望まれる理想的なベース不純物濃度
断面を得るための二極トランジスターの製造方
法、さらに詳細にいえばトランジスタの外因性ベ
ース（外部ベース）領域および真性ベース領域を
形成するために、個別の独立した拡散またはイオ
ン注入ステツプを使用することに関するものであ
る。
断面を得るための二極トランジスターの製造方
法、さらに詳細にいえばトランジスタの外因性ベ
ース（外部ベース）領域および真性ベース領域を
形成するために、個別の独立した拡散またはイオ
ン注入ステツプを使用することに関するものであ
る。
背景技術
二極トランジスターは、トランジスター中に望
みの不純物断面を実現するために、拡散ならびに
イオン注入ステツプを用いて製造されてきた。特
に、イオン注入法は、不純物の濃度ならびに分布
を高度に制御して、広範な範囲の不純物濃度を実
現する技術である。このため、先行技術では、エ
ミツタ領域ならびにベース領域を半導体基板に注
入する二重注入プロセスあるいは、ベース領域を
注入しエミツタは拡散させる混合プロセスで、イ
オン注入法を用いて、高周波トランジスターを製
造することが、試みられてきた。
みの不純物断面を実現するために、拡散ならびに
イオン注入ステツプを用いて製造されてきた。特
に、イオン注入法は、不純物の濃度ならびに分布
を高度に制御して、広範な範囲の不純物濃度を実
現する技術である。このため、先行技術では、エ
ミツタ領域ならびにベース領域を半導体基板に注
入する二重注入プロセスあるいは、ベース領域を
注入しエミツタは拡散させる混合プロセスで、イ
オン注入法を用いて、高周波トランジスターを製
造することが、試みられてきた。
先行技術では、二極トランジスターは、ベース
領域を形成するための二つの別個の加工ステツプ
を用いて製造されてきた。例えば、米国特許第
3856578号には、半導体表面のシート抵抗率を決
定するための拡散またはイオン注入法からなる第
一ステツプおよびそれに続いて半導体材料の同じ
区域内に、ただし、第一ステツプで導入した不純
物よりもより深く不純物を注入する第二ステツプ
を含むプロセスが記述されている。このようにし
て不純物断面は、表面ではシート抵抗率を決定す
る不純物が優勢的であり、半導体材料の塊中では
第二ステツプで導入された不純物が優勢的であ
る。エミツタ領域は、化学的拡散ステツプによつ
て、あるいはイオン注入および注入された不純物
の熱拡散によつて、後から形成される。
領域を形成するための二つの別個の加工ステツプ
を用いて製造されてきた。例えば、米国特許第
3856578号には、半導体表面のシート抵抗率を決
定するための拡散またはイオン注入法からなる第
一ステツプおよびそれに続いて半導体材料の同じ
区域内に、ただし、第一ステツプで導入した不純
物よりもより深く不純物を注入する第二ステツプ
を含むプロセスが記述されている。このようにし
て不純物断面は、表面ではシート抵抗率を決定す
る不純物が優勢的であり、半導体材料の塊中では
第二ステツプで導入された不純物が優勢的であ
る。エミツタ領域は、化学的拡散ステツプによつ
て、あるいはイオン注入および注入された不純物
の熱拡散によつて、後から形成される。
特定の濃度断面をもつ二極性トランジスターを
得るためのもう一つの方法が、IBM Technical
Disclosure Bulletin Vol.20No.11A p.4452（1978
年４月）に記載されている。この方法では、コレ
クタ・ベース接合の不純物断面が調節されて、後
からホウ素注入によつて望みの不純物断面を得
る。
得るためのもう一つの方法が、IBM Technical
Disclosure Bulletin Vol.20No.11A p.4452（1978
年４月）に記載されている。この方法では、コレ
クタ・ベース接合の不純物断面が調節されて、後
からホウ素注入によつて望みの不純物断面を得
る。
二極トランジスターでは、外因性ベース部分
を、真性ベース部分よりもより高度にドープし、
またエミツタを二つのベース部分のどちらよりも
より高度にドープすることが望ましい。外因性ベ
ース領域のピーク不純物濃度が高いと、外因性ベ
ースの抵抗が減り、エミツタの側壁注入が最小限
に抑えられる。真性ベースの濃度断面は、外因性
ベースの不純物断面とは無関係に、望みの真性ベ
ース特性のみによつて決まる。真性ベース領域を
イオン注入する際には、注入によつて出来る断面
を維持するため、必要とされるイオン注入後の熱
処理の量を最小限に抑えることが望ましい。
を、真性ベース部分よりもより高度にドープし、
またエミツタを二つのベース部分のどちらよりも
より高度にドープすることが望ましい。外因性ベ
ース領域のピーク不純物濃度が高いと、外因性ベ
ースの抵抗が減り、エミツタの側壁注入が最小限
に抑えられる。真性ベースの濃度断面は、外因性
ベースの不純物断面とは無関係に、望みの真性ベ
ース特性のみによつて決まる。真性ベース領域を
イオン注入する際には、注入によつて出来る断面
を維持するため、必要とされるイオン注入後の熱
処理の量を最小限に抑えることが望ましい。
先行技術では、真性ベース領域および外因性ベ
ース領域を形成するための２ステツプ・プロセス
が記述されているが、これら２つのステツプは、
互いに相前後するものであり、従つて２つのステ
ツプは付加的である。即ち、真性ベース領域およ
び外因性ベース領域を形成するステツプは、実際
には、互いに分離されてはいず、従つて加工の許
容差はより狭くなる。
ース領域を形成するための２ステツプ・プロセス
が記述されているが、これら２つのステツプは、
互いに相前後するものであり、従つて２つのステ
ツプは付加的である。即ち、真性ベース領域およ
び外因性ベース領域を形成するステツプは、実際
には、互いに分離されてはいず、従つて加工の許
容差はより狭くなる。
従つて、二極トランジスターで望まれる理想的
な不純物断面を得るための改良された方法をもた
らすことが本発明の主目的である。
な不純物断面を得るための改良された方法をもた
らすことが本発明の主目的である。
本発明の第二の目的は、第一及び第二のイオン
注入ステツプを使用し、第二のイオン注入ステツ
プにかける区域から第一の注入ステツプの影響を
取除く、二極トランジスターを製造するためのイ
オン注入技術をもたらすことである。
注入ステツプを使用し、第二のイオン注入ステツ
プにかける区域から第一の注入ステツプの影響を
取除く、二極トランジスターを製造するためのイ
オン注入技術をもたらすことである。
本発明の第三の目的は、自己心合せされたエミ
ツタ接点及びベース接点を有する二極性トランジ
スターを作るための、外因性ベース領域及び真性
ベース領域を別個のステツプによつて形成するプ
ロセスをもたらすことである。
ツタ接点及びベース接点を有する二極性トランジ
スターを作るための、外因性ベース領域及び真性
ベース領域を別個のステツプによつて形成するプ
ロセスをもたらすことである。
発明の説明
本発明は、二極トランジスターの製造プロセ
ス、特に真性ベース領域と外因性ベース領域を別
個に形成して、理想的な注入ベース不純物濃度断
面をもたらすためのプロセスに関するものであ
る。この技術は、エミツタ及びベース接点が互い
に自己心合せされたプロセスに適用することがで
き、イオン注入法あるいは拡散法のどちらかによ
つて実施することができる。
ス、特に真性ベース領域と外因性ベース領域を別
個に形成して、理想的な注入ベース不純物濃度断
面をもたらすためのプロセスに関するものであ
る。この技術は、エミツタ及びベース接点が互い
に自己心合せされたプロセスに適用することがで
き、イオン注入法あるいは拡散法のどちらかによ
つて実施することができる。
このプロセスは、外因性ベース領域を形成する
ための第一の注入または拡散ステツプを特徴とす
るものである。このとき、マスキング・ステツプ
によつてエミツタ窓を開け、次にエツチング・ス
テツプでこの窓領域からイオン注入ないし拡散さ
れた領域を選択的に取除く。次にエミツタを形成
し、続いて同じ窓を用いて真性ベースを形成す
る。エミツタを最初に形成する場合イオン注入法
を用いて真性ベースを形成する。エミツタの形成
よりも先に真性ベースを形成する場合には、拡散
またはイオン注入法のどちらかを用いて真性ベー
ス及びエミツタを形成することができる。外因性
ベース領域は、真性ベース領域の形成中はマスク
で保護されており、またエミツタおよび真性ベー
スを形成すべき領域から最初のイオン注入の影響
は除去されているので、最も理想的な不純物断面
をもたらすために真性ベース領域および外因性ベ
ース領域が別個に実現される。
ための第一の注入または拡散ステツプを特徴とす
るものである。このとき、マスキング・ステツプ
によつてエミツタ窓を開け、次にエツチング・ス
テツプでこの窓領域からイオン注入ないし拡散さ
れた領域を選択的に取除く。次にエミツタを形成
し、続いて同じ窓を用いて真性ベースを形成す
る。エミツタを最初に形成する場合イオン注入法
を用いて真性ベースを形成する。エミツタの形成
よりも先に真性ベースを形成する場合には、拡散
またはイオン注入法のどちらかを用いて真性ベー
ス及びエミツタを形成することができる。外因性
ベース領域は、真性ベース領域の形成中はマスク
で保護されており、またエミツタおよび真性ベー
スを形成すべき領域から最初のイオン注入の影響
は除去されているので、最も理想的な不純物断面
をもたらすために真性ベース領域および外因性ベ
ース領域が別個に実現される。
外因性ベース領域に接点を設けるために多結晶
性層を使用すると、エミツタ接点及びベース接点
の自己心合せが可能となる。外因性ベース領域と
真性ベース領域を別個に形成することは、この自
己心合せプロセスにも適用できる。自己心合せ接
点を設けるか否かにかかわらずエツチング・ステ
ツプでは真性ベース領域で、最初のイオン注入ま
たは拡散の影響が取除かれるので、下側の半導体
表面は汚染されず、従つてエミツタおよび真性ベ
ース領域が信頼できるやり方で生成される。その
上エツチされた領域は、続いて高度にドーブさ
れ、従つて露出したあるいは空乏化した表面領域
をもたない。これらの理由から、この技術の専門
家には予想されるようにエツチング・ステツプに
よる悪影響はない。
性層を使用すると、エミツタ接点及びベース接点
の自己心合せが可能となる。外因性ベース領域と
真性ベース領域を別個に形成することは、この自
己心合せプロセスにも適用できる。自己心合せ接
点を設けるか否かにかかわらずエツチング・ステ
ツプでは真性ベース領域で、最初のイオン注入ま
たは拡散の影響が取除かれるので、下側の半導体
表面は汚染されず、従つてエミツタおよび真性ベ
ース領域が信頼できるやり方で生成される。その
上エツチされた領域は、続いて高度にドーブさ
れ、従つて露出したあるいは空乏化した表面領域
をもたない。これらの理由から、この技術の専門
家には予想されるようにエツチング・ステツプに
よる悪影響はない。
このプロセスでは、単一のマスキング・ステツ
プでエミツタおよび真性ベースが実現され、その
ため、これらの領域のお互いのおよび外因性ベー
ス領域に対する正しい自己心合せが確保される。
またエミツタを形成するための窓の幅は、第一の
注入または拡散の幅よりも狭く、従つて真性ベー
ス領域と外因性ベース領域の間にドープされた低
い抵抗の領域が残される。
プでエミツタおよび真性ベースが実現され、その
ため、これらの領域のお互いのおよび外因性ベー
ス領域に対する正しい自己心合せが確保される。
またエミツタを形成するための窓の幅は、第一の
注入または拡散の幅よりも狭く、従つて真性ベー
ス領域と外因性ベース領域の間にドープされた低
い抵抗の領域が残される。
第１，１図は、二極トランジスター（例えば
NPNトランジスター）の断面図を示すものであ
り、第１，２図及び第１，３図はこのトランジス
ターの真性ベース領域（第１，２図）および外因
性ベース領域（第１，３図）の有利な不純物濃度
断面を示すものである。第２図ないし第１２図
は、外因性ベース領域および真性ベース領域を別
個のステツプによつて形成し、エミツタ接点とベ
ース接点が自己心合せされている。二極トランジ
スターの製造プロセスを図示したものである。
NPNトランジスター）の断面図を示すものであ
り、第１，２図及び第１，３図はこのトランジス
ターの真性ベース領域（第１，２図）および外因
性ベース領域（第１，３図）の有利な不純物濃度
断面を示すものである。第２図ないし第１２図
は、外因性ベース領域および真性ベース領域を別
個のステツプによつて形成し、エミツタ接点とベ
ース接点が自己心合せされている。二極トランジ
スターの製造プロセスを図示したものである。
発明の最良の実施形態
第１，１図はN+領域１２（エミツタ）、Ｐ型領
域１４（ベースおよびＮ型領域１６（コレクタ
ー）を備えた二極トランジスター１０の断面図を
示したものである。エミツタ１２の下側のベース
層領域１４は、真性ベース領域（Bi）であり、
エミツタ１２の周りの層領域１４は外因性ベース
領域（Be）である。
域１４（ベースおよびＮ型領域１６（コレクタ
ー）を備えた二極トランジスター１０の断面図を
示したものである。エミツタ１２の下側のベース
層領域１４は、真性ベース領域（Bi）であり、
エミツタ１２の周りの層領域１４は外因性ベース
領域（Be）である。
第１，２図は、第１，１図の１，２―１，２線
に沿つた有利な不純物濃度断面を示したものであ
る。これはエミツタ１２真性ベース領域Biおよ
びコレクター１６を通る不純物断面である。エミ
ツタ１２の典型的なドーピング濃度は約1020キヤ
リヤ／cm3であるが、真性ベース領域の典型的なド
ーピング濃度は約1018キヤリヤ／cm3である。真性
ベースのドーピング断面は外因性ベース断面とは
無関係に、望みの真性ベース特性のみによつて決
まる。通常の場合、真性ベースのドーピング・レ
ベルは外因性ベースよりも低い。真性ベースは、
よく制御されたドーピング断面を与えるためにイ
オン注入後の熱処理を最小限にして、イオン注入
法で形成する。
に沿つた有利な不純物濃度断面を示したものであ
る。これはエミツタ１２真性ベース領域Biおよ
びコレクター１６を通る不純物断面である。エミ
ツタ１２の典型的なドーピング濃度は約1020キヤ
リヤ／cm3であるが、真性ベース領域の典型的なド
ーピング濃度は約1018キヤリヤ／cm3である。真性
ベースのドーピング断面は外因性ベース断面とは
無関係に、望みの真性ベース特性のみによつて決
まる。通常の場合、真性ベースのドーピング・レ
ベルは外因性ベースよりも低い。真性ベースは、
よく制御されたドーピング断面を与えるためにイ
オン注入後の熱処理を最小限にして、イオン注入
法で形成する。
第１，３図は、外因性ベース領域Beのドーピ
ング断面を示したものである。典型的なドーピン
グ濃度は、約1019キヤリヤ／cm3である。外因性ベ
ースの抵抗を減らし、エミツタの側壁注入を最小
限に抑えるため（すなわち、エミツタ領域１２か
ら外因性ベース領域Beへのキヤリヤの注入を最
小限に抑えるため）外因性ベースの領域のトラン
ジスター１０表面に近い部分は、高いピーク濃度
となつている。
ング断面を示したものである。典型的なドーピン
グ濃度は、約1019キヤリヤ／cm3である。外因性ベ
ースの抵抗を減らし、エミツタの側壁注入を最小
限に抑えるため（すなわち、エミツタ領域１２か
ら外因性ベース領域Beへのキヤリヤの注入を最
小限に抑えるため）外因性ベースの領域のトラン
ジスター１０表面に近い部分は、高いピーク濃度
となつている。
先行技術では、真性ベース領域および外因性ベ
ース領域は別個のステツプで形成されていたが、
そのステツプは付加的であり、第１，２図および
第１，３図に示した理想的な断面は得られなかつ
た。本発明は、エミツタ領域１２の形成に対して
悪影響を及ぼすことなく第１，２図および第１，
３図に示した断面に非常に近いものをもたらす技
術について記述したものである。
ース領域は別個のステツプで形成されていたが、
そのステツプは付加的であり、第１，２図および
第１，３図に示した理想的な断面は得られなかつ
た。本発明は、エミツタ領域１２の形成に対して
悪影響を及ぼすことなく第１，２図および第１，
３図に示した断面に非常に近いものをもたらす技
術について記述したものである。
第２図ないし第１２図は、エミツタ接点および
ベース接点が自己心合せされた真性ベース領域お
よび外因性ベース領域を別個のステツプによつて
もたらすプロセスを図示したものである。第２図
で、シリコンなどの半導体３４のウエハには凹ん
だ酸化物領域３６が備わつている。領域３６は、
各装置間の絶縁をもたらすものである。説明を簡
単にするため、サブコレクターは示していない
が、この種のものを設けることは、先行技術でよ
く知られている。
ベース接点が自己心合せされた真性ベース領域お
よび外因性ベース領域を別個のステツプによつて
もたらすプロセスを図示したものである。第２図
で、シリコンなどの半導体３４のウエハには凹ん
だ酸化物領域３６が備わつている。領域３６は、
各装置間の絶縁をもたらすものである。説明を簡
単にするため、サブコレクターは示していない
が、この種のものを設けることは、先行技術でよ
く知られている。
第３図では、ホウ素をドープされたポリシリコ
ンのP+層３８が沈着され、続いて第一のSiO2層
４０、Si3N4層４２、および第二のSiO2層４４が
沈着されている。別法として、SiO2層４０が充
分に厚い場合には、Si3N4層４２およびSiO2層４
４は省略することができる。層３８は約1020／cm3
の濃度まで高度にドープされている。
ンのP+層３８が沈着され、続いて第一のSiO2層
４０、Si3N4層４２、および第二のSiO2層４４が
沈着されている。別法として、SiO2層４０が充
分に厚い場合には、Si3N4層４２およびSiO2層４
４は省略することができる。層３８は約1020／cm3
の濃度まで高度にドープされている。
第４図は、マスクを通してエミツタ窓４６の輪
郭をとり、形成した後の構造を示したものであ
る。これに適したマスクは、レジスト層（図示せ
ず）であり、CF4とH2の混合物中で層４０，４２
および４４を反応性イオン・エツチングすること
によつて窓４６を作ることができる。反応性イオ
ン・エツチングの後、レジスト層を除去すると、
第４図の構造が残る。別法として、レジスト層を
除去する前に、ポリシリコン層３８をCF4中で部
分的に反応性イオン・エツチすることもできる。
郭をとり、形成した後の構造を示したものであ
る。これに適したマスクは、レジスト層（図示せ
ず）であり、CF4とH2の混合物中で層４０，４２
および４４を反応性イオン・エツチングすること
によつて窓４６を作ることができる。反応性イオ
ン・エツチングの後、レジスト層を除去すると、
第４図の構造が残る。別法として、レジスト層を
除去する前に、ポリシリコン層３８をCF4中で部
分的に反応性イオン・エツチすることもできる。
第５図で、P+層３８は、HF：HNO3：
CH3COOH＝１：３：８の溶液中で選択的にエ
ツチされている。このエツチングは、窓４６を通
して行なわれ、エミツタ領域にオーバーハングが
残る。
CH3COOH＝１：３：８の溶液中で選択的にエ
ツチされている。このエツチングは、窓４６を通
して行なわれ、エミツタ領域にオーバーハングが
残る。
次に、ホウ素拡散によつてＮ型ウエハの頂表面
に薄いP+層４８を生成する。その後、露出した
シリコン・ウエハ３４表面およびポリシリコン層
３８側壁にSiO2層５０を成長させる。別法とし
て、SiO2層５０は、熱成長させたSiO2と化学的
に蒸着させたSiO2の組合せとすることもできる。
このステツプ中でポリシリコン層３８内のP+ホ
ウ素ドーパントの叩き込みが幾分起こり、そのた
め層４８のポリシリコン層３８下側のP+部分は、
層４８のSiO2層５０の下側の部分よりも深くな
る。その結果生じる構造を第１３図に示す。
に薄いP+層４８を生成する。その後、露出した
シリコン・ウエハ３４表面およびポリシリコン層
３８側壁にSiO2層５０を成長させる。別法とし
て、SiO2層５０は、熱成長させたSiO2と化学的
に蒸着させたSiO2の組合せとすることもできる。
このステツプ中でポリシリコン層３８内のP+ホ
ウ素ドーパントの叩き込みが幾分起こり、そのた
め層４８のポリシリコン層３８下側のP+部分は、
層４８のSiO2層５０の下側の部分よりも深くな
る。その結果生じる構造を第１３図に示す。
次にCF4およびH2中で反応性イオン・エツチン
グ・ステツプを用いて、エミツタ領域のSiO2層
５０を取除く。このステツプでSi3N4層４２およ
び上側のSiO2層４４もエツチされる。またSiO2
層４０の一部も取除かれる。その結果生じる構造
を第７図に示す。
グ・ステツプを用いて、エミツタ領域のSiO2層
５０を取除く。このステツプでSi3N4層４２およ
び上側のSiO2層４４もエツチされる。またSiO2
層４０の一部も取除かれる。その結果生じる構造
を第７図に示す。
次にエミツタ領域上に薄いSiO2層５４を成長
させる。
させる。
次にやはりHF：HNO3：CH3COOH＝１：
３：８の混合物を用いて、エミツタ領域でP+層
４８を選択的にエツチする。これによつてP+領
域５２（第８図）が残る。こうして領域５２の深
さは第９図の方が第８図よりも深くなる。
３：８の混合物を用いて、エミツタ領域でP+層
４８を選択的にエツチする。これによつてP+領
域５２（第８図）が残る。こうして領域５２の深
さは第９図の方が第８図よりも深くなる。
第１０図では、ヒ素がイオン注入され叩き込ま
れてN+領域５６が形成されている。領域５６は
装置のエミツタである。別法として、叩き込みス
テツプを真性ベースが実現されるまで延期するこ
ともできる。
れてN+領域５６が形成されている。領域５６は
装置のエミツタである。別法として、叩き込みス
テツプを真性ベースが実現されるまで延期するこ
ともできる。
第１１図で、ホウ素イオン注入によつて真性ベ
ース領域が形成され、ホウ素は叩き込まれてＰ型
領域５８をもたらす。別法として真性ベースを形
成する順序を逆にして、エミツタを形成する前に
真性ベース領域を形成することもできる。
ース領域が形成され、ホウ素は叩き込まれてＰ型
領域５８をもたらす。別法として真性ベースを形
成する順序を逆にして、エミツタを形成する前に
真性ベース領域を形成することもできる。
第１２図では、接点位置が画定され、ポリシリ
コン層３８に接点孔が開けられている。その後、
デイツプ・エツチングを行なつてエミツタ上の
SiO2層５４を取除く。次に金属層を沈着させ輪
郭をつけて、ベース接点ｂおよびエミツタ接点ｅ
を形成する。
コン層３８に接点孔が開けられている。その後、
デイツプ・エツチングを行なつてエミツタ上の
SiO2層５４を取除く。次に金属層を沈着させ輪
郭をつけて、ベース接点ｂおよびエミツタ接点ｅ
を形成する。
第２図ないし第１２図で示したプロセスにおい
ては、ベース接点をもたらすためおよびエミツタ
を形成する際のマスクとしてポリシリコン層３８
を使用するので、エミツタおよびベース領域が互
いに自己心合せされている。
ては、ベース接点をもたらすためおよびエミツタ
を形成する際のマスクとしてポリシリコン層３８
を使用するので、エミツタおよびベース領域が互
いに自己心合せされている。
先に述べたように、エミツタ領域でP+シリコ
ンを選択的にエツチするため、シリコン表面は汚
染されず、また露出したあるいは空乏化した表面
領域はできない。
ンを選択的にエツチするため、シリコン表面は汚
染されず、また露出したあるいは空乏化した表面
領域はできない。
以上、トランジスターの他の部分に悪影響を及
ぼすことなく、理想的なドーピング断面に近いも
のをもたらすことのできるプロセスについて説明
してきた。このプロセスは、外因性領域および真
性領域を形成するための二つのステツプをもたら
す上に、この二つの領域の製造を完全に分離させ
て、各々の望ましい特性を向上させることができ
る。このことは、真性ベース領域と外因性ベース
領域の間に低い抵抗のブリツジを残し、また秀れ
たプロセス制御をもたらすやり方で実現される。
すなわち、エツチングのためなどに余分の厚さを
みておかずに、半導体ウエハの厚さを予め確定す
ることができる。選択的エツチング・ステツプで
は下側の半導体は攻撃を受けず、従つて装置の電
気的特性のみを考慮してその厚さを決定すること
ができる。このことは、実際のステツプによつて
非常に重要であり、先行技術では察知されなかつ
たステツプである。その外因性ベースの形成後に
同一のマスクを用いてエミツタおよび真性ベース
領域を画定するので、エミツタと外因性／真性ベ
ース領域の間の自己心合せが実現される。
ぼすことなく、理想的なドーピング断面に近いも
のをもたらすことのできるプロセスについて説明
してきた。このプロセスは、外因性領域および真
性領域を形成するための二つのステツプをもたら
す上に、この二つの領域の製造を完全に分離させ
て、各々の望ましい特性を向上させることができ
る。このことは、真性ベース領域と外因性ベース
領域の間に低い抵抗のブリツジを残し、また秀れ
たプロセス制御をもたらすやり方で実現される。
すなわち、エツチングのためなどに余分の厚さを
みておかずに、半導体ウエハの厚さを予め確定す
ることができる。選択的エツチング・ステツプで
は下側の半導体は攻撃を受けず、従つて装置の電
気的特性のみを考慮してその厚さを決定すること
ができる。このことは、実際のステツプによつて
非常に重要であり、先行技術では察知されなかつ
たステツプである。その外因性ベースの形成後に
同一のマスクを用いてエミツタおよび真性ベース
領域を画定するので、エミツタと外因性／真性ベ
ース領域の間の自己心合せが実現される。
技術の専門家には容易にわかるように、外因性
ベース領域、エミツタ領域および真性ベース領域
をもたらすために拡散法またはイオン注入法が使
用できる。また、シリコン、ゲルマニウムおよび
ヒ化カリウムを含む、異なる半導体材料でNPN
およびPNPトランジスターの両方が製造できる。
ベース領域、エミツタ領域および真性ベース領域
をもたらすために拡散法またはイオン注入法が使
用できる。また、シリコン、ゲルマニウムおよび
ヒ化カリウムを含む、異なる半導体材料でNPN
およびPNPトランジスターの両方が製造できる。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US1979/001137 WO1981001911A1 (en) | 1979-12-28 | 1979-12-28 | Method for achieving ideal impurity base profile in a transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56501585A JPS56501585A (ja) | 1981-10-29 |
| JPS6410951B2 true JPS6410951B2 (ja) | 1989-02-22 |
Family
ID=22147840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55501220A Expired JPS6410951B2 (ja) | 1979-12-28 | 1979-12-28 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0042380B1 (ja) |
| JP (1) | JPS6410951B2 (ja) |
| CA (1) | CA1160363A (ja) |
| DE (1) | DE2967588D1 (ja) |
| IT (1) | IT1150096B (ja) |
| WO (1) | WO1981001911A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536950A (en) * | 1983-02-10 | 1985-08-27 | Matsushita Electric Industrial Co., Ltd. | Method for making semiconductor device |
| US4912053A (en) * | 1988-02-01 | 1990-03-27 | Harris Corporation | Ion implanted JFET with self-aligned source and drain |
| US5204276A (en) * | 1988-12-06 | 1993-04-20 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JPH02153534A (ja) * | 1988-12-06 | 1990-06-13 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3083441A (en) * | 1959-04-13 | 1963-04-02 | Texas Instruments Inc | Method for fabricating transistors |
| US3389023A (en) * | 1966-01-14 | 1968-06-18 | Ibm | Methods of making a narrow emitter transistor by masking and diffusion |
| US3432920A (en) * | 1966-12-01 | 1969-03-18 | Rca Corp | Semiconductor devices and methods of making them |
| US3489622A (en) * | 1967-05-18 | 1970-01-13 | Ibm | Method of making high frequency transistors |
| FR1569872A (ja) * | 1968-04-10 | 1969-06-06 | ||
| US3717507A (en) * | 1969-06-19 | 1973-02-20 | Shibaura Electric Co Ltd | Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion |
| US3886569A (en) * | 1970-01-22 | 1975-05-27 | Ibm | Simultaneous double diffusion into a semiconductor substrate |
| NL7116688A (ja) * | 1970-12-09 | 1972-06-13 | ||
| US3753807A (en) * | 1972-02-24 | 1973-08-21 | Bell Canada Northern Electric | Manufacture of bipolar semiconductor devices |
| US3856578A (en) * | 1972-03-13 | 1974-12-24 | Bell Telephone Labor Inc | Bipolar transistors and method of manufacture |
| US3940288A (en) * | 1973-05-16 | 1976-02-24 | Fujitsu Limited | Method of making a semiconductor device |
| US3880676A (en) * | 1973-10-29 | 1975-04-29 | Rca Corp | Method of making a semiconductor device |
| US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
| US4115797A (en) * | 1976-10-04 | 1978-09-19 | Fairchild Camera And Instrument Corporation | Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector |
| US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
| US4168999A (en) * | 1978-12-26 | 1979-09-25 | Fairchild Camera And Instrument Corporation | Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques |
-
1979
- 1979-12-28 WO PCT/US1979/001137 patent/WO1981001911A1/en active IP Right Grant
- 1979-12-28 EP EP80901014A patent/EP0042380B1/en not_active Expired
- 1979-12-28 DE DE8080901014T patent/DE2967588D1/de not_active Expired
- 1979-12-28 JP JP55501220A patent/JPS6410951B2/ja not_active Expired
-
1980
- 1980-12-17 CA CA000367000A patent/CA1160363A/en not_active Expired
- 1980-12-18 IT IT26721/80A patent/IT1150096B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| IT1150096B (it) | 1986-12-10 |
| EP0042380A4 (en) | 1983-04-18 |
| WO1981001911A1 (en) | 1981-07-09 |
| JPS56501585A (ja) | 1981-10-29 |
| IT8026721A0 (it) | 1980-12-18 |
| CA1160363A (en) | 1984-01-10 |
| DE2967588D1 (en) | 1986-04-24 |
| EP0042380A1 (en) | 1981-12-30 |
| EP0042380B1 (en) | 1986-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4357622A (en) | Complementary transistor structure | |
| EP0137645B1 (en) | Method of forming a shallow n-type region | |
| JP3510924B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| US4485552A (en) | Complementary transistor structure and method for manufacture | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JP3092939B2 (ja) | 集積回路電極の形成 | |
| JP2672199B2 (ja) | 半導体装置の製造方法 | |
| JPS6410951B2 (ja) | ||
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH0243336B2 (ja) | ||
| JP2554813B2 (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| KR970004430B1 (ko) | 선택적 결정성장법을 이용한 쌍극자 트랜지스터의 제조방법 | |
| KR0137580B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| JPH1140572A (ja) | 半導体装置及びその製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| KR940005449B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR920005127B1 (ko) | 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| EP0383712A2 (en) | Method for fabricating high performance transistors with polycrystalline silicon contacts | |
| JPH02152240A (ja) | 半導体装置の製造方法 |