KR100189739B1 - 반도체 기판에 삼중웰을 형성하는 방법 - Google Patents

반도체 기판에 삼중웰을 형성하는 방법 Download PDF

Info

Publication number
KR100189739B1
KR100189739B1 KR1019960014163A KR19960014163A KR100189739B1 KR 100189739 B1 KR100189739 B1 KR 100189739B1 KR 1019960014163 A KR1019960014163 A KR 1019960014163A KR 19960014163 A KR19960014163 A KR 19960014163A KR 100189739 B1 KR100189739 B1 KR 100189739B1
Authority
KR
South Korea
Prior art keywords
conductive
well
forming
type
region
Prior art date
Application number
KR1019960014163A
Other languages
English (en)
Other versions
KR970077166A (ko
Inventor
김완수
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960014163A priority Critical patent/KR100189739B1/ko
Priority to JP01936897A priority patent/JP3189872B2/ja
Priority to US08/802,255 priority patent/US5895251A/en
Publication of KR970077166A publication Critical patent/KR970077166A/ko
Application granted granted Critical
Publication of KR100189739B1 publication Critical patent/KR100189739B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 방법은 제 1도전형의 반도체 기판 영역에 선택적으로 제 2도전형 불순물영역을 형성하는 공정과, 상기 기판과 제 2도전형 불순물영역상에 에피택셜층을 형성하는 공정과, 상기 제 2도전형 불순물영역에 대응하는 상기 에피택셜층에 제 2도전형 제 1웰과, 제 2도전형 제 1웰과 이격된 위치의 상기 에피택셜층에 제 2도전형 제 2웰을 형성하는 공정과, 상기 제 2도전형 제 1웰내의 상기 에피택셜층에 제 1도전형 제 1웰을 형성하고, 동시에 상기 제 2도전형 제 1웰과 상기 제 2도전형 제 2웰 사이의 상기 에피택셜층에 제 1도전형 제 2웰을 형성하는 공정을 포함한다.
예로서 제 1도전형은 N형이고 제 2도전형은 P형을 의미한다. 또는 각각 그 반대 도전형인 것이어도 된다.
불순물영역과 웰들은 이온 주입 방법으로 형성하는 것이 편리하다.

Description

반도체 기판에 삼중웰을 형성하는 방법
제1도 a-e는 종래의 삼중웰 형성 방법을 설명하기 위한 공정 단계별 일부분 단면도.
제2도 a-f는 본 발명의 삼중웰 형성 방법을 설명하기 위한 공정 단계별 일부분 단면도.
본 발명은 반도체 기판에 삼중웰을 형성하는 방법에 관한 것으로, 특히 공정의 단순화와 집적도를 높이기에 적당하도록 한 것이다.
반도체 디바이스를 제조하기 위하여 반도체 기판에 다수의 웰을 여러 형태로 형성할 필요가 있는 경우, 즉 삼중웰을 형성시킬 필요가 있는 경우가 있다.
제1도는 종래에 제안되고 있는 반도체 기판 내에 삼중웰을 형성시키는 방법을 설명하기 위한 공정 단계별 일부분 단면도이다.
종래의 방법은 제1도의 (a)와 같이, 반도체 기판(Si : 1) 위에 포토(Photo) 공정을 실시하여 포토레지스트(photoresist : 2) 마스크를 형성하고 이 마스크를 이용하여 고에너지의 인(P) 등의 N형 이온(3)을 이온 주입하여 N형 실드(N-shield) 영역(4)을 형성시킨다.
다음에 제1도의 (b)와 같이, 포토레지스트 마스크(2)를 제거하고 다시 포토공정을 실시하여 N형 실드영역 보다 조금 좁게 포토레지스트 마스크(5)를 형성하고, 이를 마스크로 하여 붕소(B) 등의 P형의 이온(6)을 주입하여 P 웰(7)을 N 실드 영역(4) 내에 형성한다.
이어서 제1도의 (c)와 같이 포토레지스트 마스크(5)를 제거하고 다시 포토공정을 실시하여 P 웰영역과는 이격된 위치를 오픈하는 포토레지스트 마스크(8)를 형성하고 이를 마스크로 하여 인(P) 등의 N형 이온(9)을 이온 주입하여 N형 웰(10)을 형성시킨다.
마지막으로 제1도의 (d)와 같이, 포토레지스트 마스크(8)를 제거하고, 포토공정을 실시하여 P 웰과 N 웰 사이를 오픈시키는 포토레지스트 마스크(11)를 형성하고, 이를 마스크로하여 붕소(B) 등의 P형의 이온(12)을 주입하여 P 웰(13)을 형성한다.
이렇게 한후, 열처리를 하여 확산 및 아닐링 공정을 실시하여 제1도의 (e)에서 보는 바와 같은 웰 구조를 만든다.
이상 설명한 바와 같은 종래의 기술에서는, 깊은 N-shield 영역을 형성하기 위해 고에너지 이온 주입을 행하므로 기판에 결함이 많이 발생하여 소자 특성을 저하시키고, 일반적인 n-well과 n-shield의 졍션 깊이가 다르므로 두 웰 영역의 형성 및 이온 주입을 별도로 함으로서 공정이 복잡하여 지는 등의 개선할 점이 있었다.
본 발명의 목적은 종래 방법을 개선하여 고에너지의 이온주입 방법을 사용하지 아니하면서도 삼중웰 구조를 형성하는 방법을 제공하는 것이다.
본 방법은 제 1도전형의 반도체 기판 영역에 선택적으로 제 2도전형 불순물영역을 형성하는 공정과, 상기 기판과 제 2도전형 불순물영역 상에 에피택셜층을 형성하는 공정과, 상기 제 2도전형 불순물영역에 대응하는 상기 에피택셜층에 제 2도전형 제 1웰과, 제 2도전형 제 1웰과 이격된 위치의 상기 에피택셜층에 제 2도전형 제 2웰을 형성하는 공정과, 상기 제 2도전형 제 1웰내의 상기 에피택셜층에 제1도전형 제1웰을 형성하고, 동시에 상기 제 2도전형 제 1웰과 상기 제 2도전형 제 2웰 사이의 상기 에피택셜층에 제 1도전형 제 2웰을 형성하는 공정을 포함한다.
예로서 제 1도전형은 N형이고 제 2도전형은 P형을 의미한다. 또는 각각 그 반대 도전형인 것이어도 된다.
불순물영역과 웰들은 이온 주입방법으로 형성하는 것이 편리하다.
제3도는 본 발명의 일 실시예를 설명하기 위한 공정별 일부 단면도이다.
본 방법은 먼저 제2도의 (a)에 도시된 바와 같이, 반도체(Si) 기판(예로서 제 1도전형 : P형 기판) 위 (21)위에 산화막(22)을 형성시키고, 사진식각공정을 통해 N형 실드(N-shield) 영역이 형성될 영역(23)을 오픈하고, 인(P) 등의 N형 이온(제 2도전형 불순물 이온)(24)을 기판 표면에 주입한다.
다음에 제2도의 (b)와 같이 산화막(22)을 제거하고, 에피택셜층(25) 성장시킨다. 이때 위에서 이온 주입한 불순물이 확산하여 확산영역(제 2도전형 불순물영역)(23')이 형성된다.
이어서 제2도의 (c)와 같이, 에피택셜층(25) 위에 N실드 영역과 N웰 영역이 될 부위를 오픈하는 포토레지스트 마스크(26)를 형성하고, 이를 마스크로 하여 인(P) 등의 N형 이온(27)을 이온 주입하고, 열처리를 하여, 제2도의 (d)에서 보인 바와 같은 제 1도전형 제 1웰(28)과 제 2도전형 제 2웰(N형 웰)(29)을 동시에 형성한다. 이때 이온 주입의 깊이는 P형 웰을 형성하는 이 후의 열처리 단계까지 실시하였을 때 최종적으로 확산된 제 2도전형 제 1웰의 깊이가 이미 형성된 확산영역(23')과 서로 만날 수 있는 정도로 한다.
이렇게 한후, 제2도의 (e)와 같이, 포토공정을 실시하여 P 웰영역을 오픈시키는 포토레지스트 마스크(30)를 형성하고, 이를 마스크로 하여 붕소(B) 등의 P형의 불순물 이온(31)을 주입하고, 열확산시켜서 제2도의 (f)와 같이 기판내의 P 웰(32, 33)과 N 실드내의 P 웰(34)을 형성한다. 즉 제 2도전형 제 1웰(28)내의 상기 에피택셜층(25)에 제 1도전형 제 1웰(34)을 형성하고, 동시에 상기 제 2도전형 제 1웰(28)과 상기 제 2도전형 제 2웰(29) 사이의 상기 에피택셜층(25)에 제 1도전형 제 2웰(33)을 형성한다.
이로서 3중웰(Triple well)을 형성시킨다.
본 발명의 방법으로 반도체 기판내에 삼중웰을 형성시키면, 1) 고에너지 이온 주입을 행하지 않으므로 기판의 결함(defect)을 줄일 수 있고, 2) N-쉴드(shield) 영역과 N-웰(well) 영역을 동시에 형성하므로 공정이 단순화되며, 3) 고온/장시간의 열 확산 공정을 실시하지 아니하여도 되므로 공정시간이 단축된다. 뿐만 아니라, 4) N-쉴드층 하단의 농도가 높아 래치업(latch-up) 및 소프트 에러(soft error)에 대한 면역(immunity)이 좋아진다.

Claims (12)

  1. 제 1도전형의 반도체 기판 영역에 선택적으로 제 2도전형 불순물 영역을 형성하는 공정과, 상기 기판과 제 2도전형 불순물영역 상에 에피택셜층을 형성하는 공정과, 상기 제 2도전형 불순물영역에 대응하는 상기 에피택셜층에 제 2도전형 제 1웰과, 제 2도전형 제 1웰과 이격된 위치의 상기 에피택셜층에 제 2도전형 제 2웰을 형성하는 공정과, 상기 제 2도전형 제 1웰내의 상기 에피택셜층에 제 1도전형 제 1웰을 형성하고, 동시에 상기 제 2도전형 제 1웰과 상기 제 2도전형 제 2웰 사이의 상기 에피택셜층에 제 1도전형 제 2웰을 형성하는 공정을 포함하는 반도체 기판에 삼중웰을 형성하는 방법.
  2. 제1항에 있어서, 상기 제 1도전형은 N형이고 제 2도전형은 P형인 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
  3. 제1항에 있어서, 상기 제2도전형 불순물영역은 이온 주입 방법으로 형성하는 것이 특징인 반도체 기판에 삼중웰을 형성시키는 방법.
  4. 제1항에 있어서, 상기 제 1도전형 제1 및 제 2웰과, 상기 제 2도전형 제1 및 제 2웰은 이온 주입방법으로 형성하는 것이 특징인 반도체 기판내 삼중웰을 형성하는 방법.
  5. 제4항에 있어서, 상기 제2도전형 제1 및 제2웰을 형성할 때는 N형 불순물 이온을 주입하고, 상기 제 1도전형 제1 및 제2웰을 형성할 때는 P형 불순물 이온을 주입하는 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
  6. 제4항에 있어서, 상기 제 2도전형 제1 및 제 2웰을 형성할 때는 N형 불순물 이온을 주입하는 깊이는 주입된 불순물이 이후 공정에서 열을 받아 확산되어서 이미 형성된 상기 제 2도전형 불순물영역과 서로 만날 수 있을 정도로 주입하는 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
  7. 제1도전형 반도체 기판에 실드 영역을 형성할 부위에만 이온을 주입을 위한 제1마스크 패턴을 형성하고, 이를 마스크로 하여 제 2도전형 불순물 이온을 주입하는 공정 ; 제1마스크 패턴을 제거하고, 제1도전형 물질로 에피택셜층을 형성하는 공정 ; 상기 제2도전형 불순물영역 위에와, 제2도전형 불순물영역과 이격된 위치에 형성할 제2도전형 웰 영역을 오픈하는 제2마스크 패턴을 상기 에피택셜층 위에 형성하고, 제2불순물 이온을 주입하고 열처리하여 상기 제2도전형 불순물영역 위에 제2도전형 제1웰을 형성하고, 제2도전형 제1웰과 이격된 위치에 제2도전형 제2웰을 형성한 후, 제2마스크 패턴을 제거하는 공정 ; 상기 에피택셜층 위에 제2도전형 제1웰로 둘러싸인 제1도전형 제1웰 영역과, 상기 제2도전형 제1웰과 상기 제2도전형 제2웰 사이에 제1도전형 제2웰 영역을 오픈하는 제3마스크 패턴을 형성하고 제1도전형 불순물 이온을 주입하는 공정을 포함하는 반도체 기판에 삼중웰을 형성하는 방법.
  8. 제7항에 있어서, 상기 제1마스크 패턴은 산화막으로 형성하는 것이 특징인 반도체 기판내에 삼중웰을 형성시키는 방법.
  9. 제7항에 있어서, 상기 제2마스크 패턴과 제3마스크 패턴은 포토레지스트로 형성하는 것이 특징인 반도체 기판 내에 삼중웰을 형성시키는 방법.
  10. 제7항에 있어서, 상기 제2도전형은 N형이고 제1도전형은 P형인 것이 특징인 반도체 기판내에 삼중웰을 형성시키는 방법.
  11. 제7항에 있어서, 제2도전형 제1웰 및 제2웰을 형성하기 위하여는 N형 불순물을 주입하고, 제1도전형 제1웰 및 제2웰을 형성하기 위하여는 P형 불순물을 주입하는 것이 특징인 반도체 기판 내에 삼중웰을 형성시키는 방법.
  12. 제11항에 있어서, N형 불순물 이온을 주입하는 공정에서 이온 주입의 깊이는 주입된 불순물이 이후 공정에서 열을 받아 확산되어서 제2도전형 불순물영역과 서로 만날 수 있을 정도로 정하는 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
KR1019960014163A 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법 KR100189739B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960014163A KR100189739B1 (ko) 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법
JP01936897A JP3189872B2 (ja) 1996-05-02 1997-01-31 半導体デバイスの三重ウェル形成方法
US08/802,255 US5895251A (en) 1996-05-02 1997-02-19 Method for forming a triple-well in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014163A KR100189739B1 (ko) 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR970077166A KR970077166A (ko) 1997-12-12
KR100189739B1 true KR100189739B1 (ko) 1999-06-01

Family

ID=19457512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014163A KR100189739B1 (ko) 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법

Country Status (3)

Country Link
US (1) US5895251A (ko)
JP (1) JP3189872B2 (ko)
KR (1) KR100189739B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755052B1 (ko) * 2001-06-29 2007-09-06 주식회사 하이닉스반도체 반도체 소자의 분리 웰 형성 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506119B (en) * 1998-05-25 2002-10-11 United Microelectronics Corp Manufacturing method of well
JP2003197908A (ja) * 2001-09-12 2003-07-11 Seiko Instruments Inc 半導体素子及びその製造方法
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
SE0300924D0 (sv) * 2003-03-28 2003-03-28 Infineon Technologies Wireless A method to provide a triple well in an epitaxially based CMOS or BiCMOS process
JP4530823B2 (ja) * 2004-12-02 2010-08-25 三洋電機株式会社 半導体装置及びその製造方法
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US8112817B2 (en) * 2006-10-30 2012-02-07 Girish Chiruvolu User-centric authentication system and method
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
KR100870297B1 (ko) * 2007-04-27 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079402A (en) * 1973-07-09 1978-03-14 National Semiconductor Corporation Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
EP0062725B1 (de) * 1981-04-14 1984-09-12 Deutsche ITT Industries GmbH Verfahren zum Herstellen eines integrierten Planartransistors
US5118631A (en) * 1981-07-10 1992-06-02 Loral Fairchild Corporation Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
US5238860A (en) * 1987-07-10 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
JP2773957B2 (ja) * 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
JPH081930B2 (ja) * 1989-09-11 1996-01-10 株式会社東芝 半導体装置の製造方法
JP2795565B2 (ja) * 1991-10-08 1998-09-10 シャープ株式会社 半導体記憶素子の製造方法
US5286991A (en) * 1992-08-26 1994-02-15 Pioneer Semiconductor Corporation Capacitor for a BiCMOS device
US5595925A (en) * 1994-04-29 1997-01-21 Texas Instruments Incorporated Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein
US5501993A (en) * 1994-11-22 1996-03-26 Genus, Inc. Method of constructing CMOS vertically modulated wells (VMW) by clustered MeV BILLI (buried implanted layer for lateral isolation) implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755052B1 (ko) * 2001-06-29 2007-09-06 주식회사 하이닉스반도체 반도체 소자의 분리 웰 형성 방법

Also Published As

Publication number Publication date
JPH09298167A (ja) 1997-11-18
JP3189872B2 (ja) 2001-07-16
KR970077166A (ko) 1997-12-12
US5895251A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
US5219784A (en) Spacer formation in a bicmos device
US4554726A (en) CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
KR100189739B1 (ko) 반도체 기판에 삼중웰을 형성하는 방법
JPH0697665B2 (ja) 集積回路構成体の製造方法
JPH05347383A (ja) 集積回路の製法
JPH0555484A (ja) 半導体装置の製造方法
EP0135243B1 (en) A method of producing a semiconductor structure on a substrate and a semiconductor device manufactured thereby
JPH04226064A (ja) 半導体装置用の相互接続体及びその製造方法
US4535529A (en) Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types
KR19980071514A (ko) 반도체장치 및 그의 제조방법
EP0809286B1 (en) A process for the fabrication of semiconductor devices having various buried regions
JPH09172062A (ja) 半導体装置及びその製造方法
KR100232665B1 (ko) 반도체장치의 제조방법
KR100209765B1 (ko) 바이모스 제조방법
KR100264210B1 (ko) 반도체장치의 활성영역 분리방법
KR100192166B1 (ko) 반도체 소자의 트윈웰 형성 방법
KR0135044B1 (ko) 바이폴라 트랜지스터 제조방법
JPH0479336A (ja) 半導体装置の製造方法
JPS62293665A (ja) 半導体集積回路装置の製造方法
JPH04346263A (ja) Ｂｉ−ＣＭＯＳ半導体装置の製造方法
KR0151122B1 (ko) 바이폴라소자의 제조방법
JP2576513B2 (ja) バイポ−ラトランジスタの製造方法
JP2656125B2 (ja) 半導体集積回路の製造方法
JPS63122161A (ja) 半導体集積回路装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee