KR930014782A - 얕은 접합 형상을 가진 반도체소자 및 그 제조방법 - Google Patents

얕은 접합 형상을 가진 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR930014782A
KR930014782A KR1019910022950A KR910022950A KR930014782A KR 930014782 A KR930014782 A KR 930014782A KR 1019910022950 A KR1019910022950 A KR 1019910022950A KR 910022950 A KR910022950 A KR 910022950A KR 930014782 A KR930014782 A KR 930014782A
Authority
KR
South Korea
Prior art keywords
region
semiconductor device
oxide film
shallow junction
manufacturing
Prior art date
Application number
KR1019910022950A
Other languages
English (en)
Other versions
KR950002185B1 (ko
Inventor
김영균
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910022950A priority Critical patent/KR950002185B1/ko
Publication of KR930014782A publication Critical patent/KR930014782A/ko
Application granted granted Critical
Publication of KR950002185B1 publication Critical patent/KR950002185B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 얕은 접합 형상을 가진 반도체소자 및 그 제조방법에 관한 것으로 실리콘 기판에 BF2이온을 주입하기 전에 Si이온을 먼저 이온주입시켜 실리콘 기판을 비 정절화함으로써 누설전류 및 접합 깊이를 작게하여 트랜지스터의 단채널 효과를 경감시키는 얕은 접합형성을 가지는 반도체소자 및 그 제조방법에 관한 것이다.

Description

얕은 접합 형상을 가진 반도체소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 Si이 먼저 이온주입된 상태를 나타내는 반도체 소자의 단면도.
제2도는 본 발명에 따라 제1도의 공정 다음에 BF2이 주입된 상태를 나타내는 반도체소자의 단면도.
제3도는 본 발명에 따라 P+얕은 접합이 형성된 상태를 나타내는 반도체 소자의 단면도.

Claims (9)

  1. 얕은 접합형상을 가진 반도체소자를 제조하기 위한 방법에 있어서 P+타입의 실리콘기판(1)을 제공하는 단계와 상기 기판(1)에 상부에 n-영역(2)을 형성하는 단계와 상기 n-영역(2) 상부에 소자분리 산화막(3)을 형성하는 단계와 상기 소자분리 산화막(3) 상부에 스크린 산화막(4)을 형성하는 단계와 상기 스크린 산화막(4) 상부의 소정부분에 포토레지스트층(7)을 형성하는 단계와 노출된 상기 스크린 산화막(4)상부로부터 Si를 n-영역의 소정부분에 이온주입시키는 단계와 상기 Si가 이온주입된 n-영역의 소정부분에 BF2를 이온주입시키는 단계와 상기 스크린 산화막(4) 상부에 형성된 포토레지스트층(7)을 제거하는 단계와 열처리를 거쳐서 상기 BF2가 이온주입된 영역에 P+영역(5)을 형성하는 단계와 상기 스크린 산화막(4)의 소정부분을 리소그래피기술을 이용하여 콘택홀을 형성하고 그 상부에 도전층(6)을 증착하는 단계를 포함하는 것을 특징으로 하는 얕은 접합형상을 가진반도체소자 제조방법.
  2. 제1항에 있어서 P+영역의 붕소농도와 n-영역의 인 농도가 동일하게되는 접합깊이는 0.2㎛이하인 것을 특징으로 하는 얕은 접합형상을 가진반도체소자 제조방법.
  3. 제1항에 있어서 n-영역을 형성하는 단계는 P+형 실리콘 기판(1)에 P(인)을 1013/㎠, 150kev의 조건으로 이온주입하고 열처리를 거쳐 형성되는 것을 특징으로 하는 얕은 접합형상을 가진 반도체소자 제조방법.
  4. 제1항에 있어서 Si를 이온주입하는 단계를 Si를 1013/㎠, 40kev의 조건으로 이온주입하여 형성되는 것을 특징으로 하는 얕은 접합형상을 가진반도체소자 제조방법.
  5. 제1항에 있어서 FR2를 이온주입하는 단계는 BF2를 3×1015/㎠, 2kev의 조건으로 이온주입하여 형성되는 것을 특징으로 하는 얕은 접합형상을 가진 반도체소자 제조방법.
  6. 제1항에 있어서 BF2를 이온주입하기 전에 Si를 먼저 이온주입하여 실리콘기판을 선비정절화하는 것을 특징으로 하는 얕은 접합형상을 가진 반도체소자 제조방법.
  7. 얕은 접합형상을 가진 반도체소자에 있어서 P-타입의 실리콘 기판(1)과, 상기 기판(1)에 형성된 n-영역(2) 과 상기 n-영역(2)상부에 형성된 소자분리 산화막(3)과 상기 소자분리 산화막(3)상부에 형성된 스크린 산화막(4)과 상기 n-영역(2)의 소정부분에 형성된 P+영역(5)과 상기 P+영역 상부에 콘택홀을 통하여 P+영역과 전기저으로 접속되는 도전층(6)을 구비하는 것을 특징으로 하는 얕은 접합형상을 가진반도체소자.
  8. 제7항에 있어서 P+영역(5)은 Si를 n-영역에 먼지 이온주입시켜 실리콘 기판을 선비정절화 한후 BF2를 이온주입시켜 형성되는 것을 특징으로 하는 얕은 접합형상을 가진 반도체소자 제조방법.
  9. 제8항에 있어서 P+영역(5)의 붕소 농도와 n-영역(2)의 인 농도가 같아지는 접합깊이가 0.2m이하인 것을 특징으로 하는 얕은 접합형상을 가진반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910022950A 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법 KR950002185B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022950A KR950002185B1 (ko) 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022950A KR950002185B1 (ko) 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930014782A true KR930014782A (ko) 1993-07-23
KR950002185B1 KR950002185B1 (ko) 1995-03-14

Family

ID=19324781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022950A KR950002185B1 (ko) 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR950002185B1 (ko)

Also Published As

Publication number Publication date
KR950002185B1 (ko) 1995-03-14

Similar Documents

Publication Publication Date Title
KR970018527A (ko) 반도체 장치 및 그 제조 방법
KR960015811A (ko) 표면 채널 피모스소자의 쇼트채널 성능을 향상시키기 위하여 인을 사용하는 활성영역 주입방법
KR960026624A (ko) 반도체 장치에 있어서 소자 분리 영역의 형성방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
US5208168A (en) Semiconductor device having punch-through protected buried contacts and method for making the same
EP0164737A2 (en) A method of fabricating self-aligned regions in a substrate
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR930014782A (ko) 얕은 접합 형상을 가진 반도체소자 및 그 제조방법
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100262401B1 (ko) 반도체 소자의 웰 및 그 형성방법
EP0313777A2 (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
KR950006489B1 (ko) 씨모오스 트랜지스터의 제조방법
KR100236049B1 (ko) 바이폴라 트랜지스터 및 이의 제조방법
KR910008978B1 (ko) 반도체 장치의 제조방법
KR890005885A (ko) 바이폴라 트랜지스터의 제조방법
JPH0479336A (ja) 半導体装置の製造方法
KR960026753A (ko) 트윈(twin) 웰 제조방법
JPH0616525B2 (ja) Ｍｏｓｆｅｔデバイスの製造方法
KR960009015A (ko) 반도체 소자의 게이트 전극 형성방법
KR960026766A (ko) 트랜지스터 제조방법
KR960005886A (ko) 바이폴라 소자 제조방법
KR950012717A (ko) 반도체 소자 제조 방법
KR960026554A (ko) 반도체소자 제조방법
KR960026222A (ko) 반도체 장치의 제조 방법
KR960035963A (ko) 반도체 장치의 소자 분리 영역 및 그 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee