KR950006489B1 - 씨모오스 트랜지스터의 제조방법 - Google Patents

씨모오스 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR950006489B1
KR950006489B1 KR1019920002484A KR920002484A KR950006489B1 KR 950006489 B1 KR950006489 B1 KR 950006489B1 KR 1019920002484 A KR1019920002484 A KR 1019920002484A KR 920002484 A KR920002484 A KR 920002484A KR 950006489 B1 KR950006489 B1 KR 950006489B1
Authority
KR
South Korea
Prior art keywords
region
conductive
transistor
substrate
ions
Prior art date
Application number
KR1019920002484A
Other languages
English (en)
Other versions
KR930018750A (ko
Inventor
강준섭
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920002484A priority Critical patent/KR950006489B1/ko
Publication of KR930018750A publication Critical patent/KR930018750A/ko
Application granted granted Critical
Publication of KR950006489B1 publication Critical patent/KR950006489B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Abstract

내용 없음.

Description

씨모오스 트랜지스터의 제조방법
제1a도 내지 제1c도는 종래 방법에 의한 씨모오스 회로의 제조 공정도.
제2a도 내지 제2d도는 본 발명에 의한 씨모오스회로의 제조 공정도.
본 발명은 반도체 장치의 제조공정에 관한 것으로, 특히 씨모오스트랜지스터의 제조방법에 관한 것이다.
반도체장치의 기본소자 중의 하나인 씨모오스 트랜지스터를 제조하기 위한 방법은 공지되어 있다. 이에 관한 제조공정도를 제1a도 내지 제1c도에 도시하였다. 상기 제1a도에서 <100> 의 결정방향을 갖는 엔형기판(11)상에 산화막(도면에 도시되지 않음)과 질화막(도면에 도시되지 않음)을 순차적으로 형성한 후, 그 위에 포토레지스트(도면에 도시되지 않음)를 형성패턴화하여 엔모오스 트랜지스터 및 피모오스 트랜지스터 영역에 해당하는 기판이 노출되도록 상기 질화막과 산화막을 플라즈마식각한다. 다음에 인을 기판에 이온주입하고 열산화처리로 필드산화막(13)을 형성시킨후 엔모오스 트랜지스터 영역을 한정하여 보론(Boron)을 이온주입함에 의해 피형 웰(Well)(19)을 형성한다. 그리고 나서 폴리실리콘층으로 게이트(17)를 형성한다.
제1b도의 포토레지스트(21)를 피모오스 트랜지스터 형성을 위한 마스크로 사용하여 보론의 이온주입을 실시한다. 이로인해 피모오스 트랜지스터의 소오스 및 드레인(23)이 형성된다. 상기 포토레지스트(21)가 제거된 후 제1c도에 도시된 것과 같이 엔모오스 트랜지스터를 형성하기 위해 또 다른 포토레지스트(25)를 마스크로 이용하여 인 또는 비소의 이온주입을 실시한다. 이에 의해 엔모오스 트랜지스터의 소오스 및 드레인(27)이 형성된다. 이후 통상의 공정으로 씨모오스 트랜지스터를 완성한다.
제1b도 및 제1c도에 개시된 것과 같이 씨모오스 트랜지스터의 엔모오스 트랜지스터 및 피모오스 트랜지스터를 형성하기 위해서 각각을 위한 마스크의 사용이 요구된다. 따라서 제조공정이 복잡하고 이에 따라 제조단가가 높고 제조기간이 비교적 오래 걸리는 문제점이 있었다.
따라서, 본 발명의 목적은 씨모오스 트랜지스터의 제조방법에 있어서, 보다 간소화된 마스크 공정으로 씨모오스 트랜지스터를 제조하기 위한 방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여, 본 발명은 피모스 트랜지스터 형성을 위한 마스클 형성하지 않고 피형 이온주입 공정을 실시하여 피모오스 트랜지스터의 소오스 및 드레인을 형성하고, 그 후 피모오스 트랜지스터 영역만을 덮는 포토레지스트를 마스크로 이용하여 엔모오스 트랜지스터 영역에 엔형 이온주입 공정을 실시하여 엔모오스 트랜지스터의 소오스 및 드레인을 형성함을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면 제2a도 내지 제2d도를 참조하여 하기에 더 상세히 설명한다.
본 발명에 따른 씨모오스 트랜지스터의 제조방법에서, 게이트(57)를 형성하기까지의 공정과, 엔모오스 트랜지스터 및 피모오스 트랜지스터의 소오스 및 드레인을 형성한 이후의 공정은 종래의 방법과 동일하다.
본 발명의 공정은 제1a도와 같은 상태에서 시작한다.
상기 제2a도를 참조하면, 상기 제1b도에서와 같은 포토레지스트(21)를 형성하지 않은 상태에서 피모오스 트랜지스터 및 엔모오스 트랜지스터의 영역에 피형의 이온을 주입한다. 따라서 피모오스 트랜지스터의 소오스 및 드레인 영역(58)에 피형의 이온이 존재하여 채널을 형성하고, 엔모오스의 소오스 및 드레인의 영역에도 패형의 이온이 존재한다.
상기 제2b도에서 기판전면에 포토레지스트를 도포한 후 피모오스 트랜지스터 영역만 노출되도록 패턴화하여, 상기 잔류된 포토레지스트막을 엔모오스 트랜지스터 영역을 덮는 마스크(61)로 이용한다. 그후 상기기판 상부로부터 엔형의 이온이 피형 웰(59)에 주입된다. 이에 의해 엔모오스 트랜지스터의 소오소 및 드레인(60)이 형성된다.
제2c도 및 제2d도는 제2a도 및 제2b도와 대부분 비슷하다.
제2c도의 피형 이온주입공정은 제2a도와 동일하며 제2b도의 공정을 실시하기 이전에 게이트(57)를 형성한 폴리실리콘층을 산화성장시킨다. 다음 제2b도와 같은 공정을 실시한다.
본 발명에서는 제2a도 및 제2c도의 이온주입공정의 소오스원소는 보론, 도오즈는 (1∼3)×1015ins/㎠, 에너지는 25∼40Kev의 조건에서 실시하였고 제2b도 및 제2d도의 공정은 소오스원소는 비소로, 이의 도오즈는 (6∼9)×1015ions/㎠으로, 에너지는 80∼100Kev의 조건에서 실시하였다. 그리고 제2d도의 산화층(63)은 두께가 200∼800Å가 되도록 성장시키다. 상기 제2b도 및 제2d도의 이온주입농도는 제2A도 및 제2C도의 이온 주입농도보다 실질적으로 높아야 하고, 적어도 2배 이상의 이온주입농도를 유지하여야 한다.
전술한 바와 같이, 본 발명의 씨모오스 트랜지스터 제조공정은, 피모오스 트랜지스터 및 엔모오스 트랜지스터의 소오스 및 드레인 형성시, 두개의 마스크를 사용하지 않고 피형 이온주입을 위한 포토공정을 실시하지 않으므로, 종래의 공정에 비해 보다 간단하여 제조단가 및 제조시간을 감소시키는 효과가 있다.

Claims (3)

  1. 제1도전형의 반도체기판과, 상기 기판내에서 소자 분리 영역에 의해 서로 전기적으로 분리되는 제1 및 제2소자영역과, 상기 제1소자 영역에 형성된 상기 제1도전형과 반대도전형인 제2도전형의 웰과, 상기 각 소자영역 상부에 절연막을 중간층으로 하는 제1 및 제2도전층을 구비하는 씨오모스 트랜지스터의 제조방법에 있어서, 상기 기판 상부로 제2도전형의 불순물을 제1농도로 이온주입하여 상기 제2소자 영역에 상기 제2도전층의 폭만큼 이격되는 제2도전형의 확산영역을 형성하는 제1공정과, 상기 제1소자영역 상부가 노출되도록 마스크 패턴을 형성하는 제2공정과, 상기 기판 상부로부터 제1도전형의 상기 제1농도보다 적어도 2배 이상 높은 제2농도로 이온주입하여 상기 제1소자 영역에 상기 제1도전층의 폭만큼 이격되는 제1도전형의 확산영역을 형성하는 제3공정을 순차적으로 구비하여 상기 제1소자 영역과 제2소자 영역에 서로 반대 도전형의 채널을 갖는 트랜지스터를 형성함을 특징으로 하는 씨모오스 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 제1공정의 이온주입이 보론을 사용하여 (1∼3)×1015ions/㎠의 도우즈와, 24∼40Kev의 에너지로 실시됨을 특징으로 하는 씨모오스 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 제3공정의 이온주입이 비소를 사용하여 6∼9 ×1015ions ㎠의 도우즈와, 80∼100Kev의 에너지로 실시됨을 특징으로 하는 씨모오스 트랜지스터의 제조방법.
KR1019920002484A 1992-02-19 1992-02-19 씨모오스 트랜지스터의 제조방법 KR950006489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920002484A KR950006489B1 (ko) 1992-02-19 1992-02-19 씨모오스 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920002484A KR950006489B1 (ko) 1992-02-19 1992-02-19 씨모오스 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR930018750A KR930018750A (ko) 1993-09-22
KR950006489B1 true KR950006489B1 (ko) 1995-06-15

Family

ID=19329193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002484A KR950006489B1 (ko) 1992-02-19 1992-02-19 씨모오스 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR950006489B1 (ko)

Also Published As

Publication number Publication date
KR930018750A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
US5278441A (en) Method for fabricating a semiconductor transistor and structure thereof
KR20000000919A (ko) 씨모스 트랜지스터의 제조 방법
GB2320812A (en) Method for forming a triple well of a semiconductor device
KR0131723B1 (ko) 반도체소자 및 그 제조방법
KR100213201B1 (ko) 씨모스 트랜지스터 및 그 제조방법
EP1011129A2 (en) Method for manufacturing semiconductor device
US6218229B1 (en) Method of fabricating semiconductor device having a dual-gate
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR950006489B1 (ko) 씨모오스 트랜지스터의 제조방법
KR19990006727A (ko) 반도체장치의 제조방법
JPS62265765A (ja) 半導体装置の製造方法
KR100232665B1 (ko) 반도체장치의 제조방법
KR0180135B1 (ko) 반도체 소자 제조방법
KR100325452B1 (ko) 모스전계효과트랜지스터의제조방법
KR100223829B1 (ko) 씨모스 소자의 웰 형성방법
KR940009366B1 (ko) 듀얼 폴리 게이트 구조를 구비한 반도체 장치 및 그 제조방법
JP2808620B2 (ja) 半導体装置の製造方法
KR100460802B1 (ko) 바디-에펙트가개선된씨모스소자및그제조방법
KR100218372B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100325287B1 (ko) 반도체소자및그제조방법
JPH0479336A (ja) 半導体装置の製造方法
KR0156103B1 (ko) 반도체 소자의 제조방법
JPS63142866A (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
KR100327438B1 (ko) 저전압 트랜지스터의 제조방법
KR940002779B1 (ko) 고압 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020507

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee