KR960026581A - 반도체 소자의 필드산화막 형성방법 - Google Patents

반도체 소자의 필드산화막 형성방법 Download PDF

Info

Publication number
KR960026581A
KR960026581A KR1019940038581A KR19940038581A KR960026581A KR 960026581 A KR960026581 A KR 960026581A KR 1019940038581 A KR1019940038581 A KR 1019940038581A KR 19940038581 A KR19940038581 A KR 19940038581A KR 960026581 A KR960026581 A KR 960026581A
Authority
KR
South Korea
Prior art keywords
oxide film
film
field
semiconductor device
forming
Prior art date
Application number
KR1019940038581A
Other languages
English (en)
Other versions
KR0139268B1 (ko
Inventor
권성구
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940038581A priority Critical patent/KR0139268B1/ko
Publication of KR960026581A publication Critical patent/KR960026581A/ko
Application granted granted Critical
Publication of KR0139268B1 publication Critical patent/KR0139268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Abstract

본 발명은 반도체 소자의 필드산화막 형성방법에 관한 것으로, 필드산화막의 체적비 및 단차를 향상시키기 위하여 반구형폴리실리콘막을 이용하여 필드영역의 실리콘기판에 다수의 미세트랜치를 형성한 후 산화공정을 실시하므로써 필드산화막의 단차를 향상시키고 버즈빅의 발생을 최소화시키며 체적비를 증대시킬 수 있도록 한 반도체 소자의 필드산화막 형성방법에 관한 것이다.

Description

반도체 소자의 필드산화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1A 내지 제 1G 도는 본 발명에 따른 반도체 소자의 필드산화막 형성방법을 설명하기 위한 소자의 단면도.

Claims (9)

  1. 반도체 소자의 필드산화막 형성방법에 있어서, 실리콘기판상에 제 1 질화막, 제 1 산화막, 제 2 질화막 및 제 2 산화막을 순차적으로 형성시킨 후 감광막을 도포하고 소자분리마스크를 이용하여 상기 감광막을 패터닝시키는 단계와, 상기 단계로부터 상기 패터닝된 감광막을 마스크로 이용하여 상기 제 2 산화막 및 제 2 질화막 및 제 1 산화막의 일부를순차적으로 식각한 후 상기 감광막을 제거하고 전체면에 반구형폴리실리콘막을 형성시키는 단계와, 상기 단계로부터 상기 반구형폴리실리콘막의 그레인크기를 줄이며 상기 필드영역에만 반구형폴리실리콘막이 잔류되도록상기 반구형폴리실리콘막을 부분식각하는 단계와, 상기 단계로부터 상기 필드영역의 노출되는 제 1 산화막 및 제 1 질화막을 순차적으로 제거한 다음 노출된 실리콘기판을식각하여 다수의 미세트랜치를 형성시키는 단계와, 상기 단계로부터 잔류된 반구형폴리실리콘막과 노출된 제 2 산화막을 제거하고 세정시킨 다음 산화공정을실시하여 상기필드영역에 필드산화막을 형성시키는 단계와, 상기 단계로부터 잔류된 제 2 질화막 및 제 1 산화막을 순차적으로 제거한 후 상기 제 1 질화막을 제거시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 질화막은 30 내지 100Å, 제 1 산화막은 100 내지 500Å, 제 2 질화막은 1000 내지 2000Å, 그리고 제 2 산화막은 200 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  3. 제 1 항에 있어서, 상기 반구형폴리실리콘막의 그레인크기는 400 내지 1000Å 정도인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  4. 제 1 항에 있어서, 상기 미세트랜치의 깊이는 500 내지 2000Å정도인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  5. 제 1 또는 제 4 항에 있어서, 상기 미세트랜치를 형성시키기 위한 식각은 산화막에 대한 식각선택도가 높은 식각방법을 이용하여 실시되는 것을 것을특징으로 하는 반도체 소자의 필드산화막 형성방법.
  6. 제 1 항에 있어서, 상기 제 2 산화막 및 제 1 질화막은 피란하, 불산수용액, IPA 드라이어를 순차적으로 사용하여 제거시키는 것을 특징으로하는 반도체 소자의 필드산화막 형성방법.
  7. 제 6 항에 있어서, 상기 피란하 수용액은 H2O2: H2SO4= 1 내지 4 : 1의 비율로 혼합된 용액이며, 온도는 85 내지 160℃인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  8. 제 1 항에 있어서, 상기 필드산화막의 두께는 2000 내지 3500Å인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  9. 제 1 또는 제 8 항에 있어서, 상기 필드산화막 형성을 위한 산화공정은 950 내지 1200℃의 온도상태에서 실시되는 것을 특징으로 하는 반도체 소자의필드산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940038581A 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법 KR0139268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038581A KR0139268B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038581A KR0139268B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR960026581A true KR960026581A (ko) 1996-07-22
KR0139268B1 KR0139268B1 (ko) 1998-06-01

Family

ID=19404804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038581A KR0139268B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0139268B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990077613A (ko) * 1998-03-06 1999-10-25 클라크 3세 존 엠. 측방충진요부의실리콘국부산화기법을이용한전자적분리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990077613A (ko) * 1998-03-06 1999-10-25 클라크 3세 존 엠. 측방충진요부의실리콘국부산화기법을이용한전자적분리

Also Published As

Publication number Publication date
KR0139268B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR960026581A (ko) 반도체 소자의 필드산화막 형성방법
KR950021367A (ko) 반도체 소자의 소자분리막 제조방법
KR950021389A (ko) 반도체 소자의 필드산화막 형성 방법
KR970054111A (ko) 반도체소자의 제조방법
KR970053400A (ko) 반도체 소자 격리형성 방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR970023988A (ko) 반도체장치의 소자격리방법(An isolation method of semiconductor device)
KR970053410A (ko) 반도체소자의 소자분리막 제조방법
KR960026400A (ko) 반도체소자의 다결정실리콘 배선 제조방법
KR970053564A (ko) 반도체소자의 소자분리막 제조방법
KR960026127A (ko) 고집적 반도체 소자의 리세스 어레이 형성 방법
KR970052725A (ko) 반도체 소자의 질화막 제거방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960026557A (ko) 반도체 소자 및 그 제조방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR970008483A (ko) 반도체장치 제조방법
KR940008045A (ko) 반도체 장치의 소자 절연 방법
KR950021371A (ko) 반도체 소자의 소자분리산화막 제조방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
RU92002178A (ru) Способ изготовления кремний-на-изоляторе структур
KR960005934A (ko) 반도체 소자의 필드 산화막 형성방법
KR970012004A (ko) 미세패턴 형성방법
KR980006074A (ko) 반도체 소자의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060118

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee