KR970052317A - 반도체 장치의 미세 접촉창 형성 방법 - Google Patents

반도체 장치의 미세 접촉창 형성 방법 Download PDF

Info

Publication number
KR970052317A
KR970052317A KR1019950052727A KR19950052727A KR970052317A KR 970052317 A KR970052317 A KR 970052317A KR 1019950052727 A KR1019950052727 A KR 1019950052727A KR 19950052727 A KR19950052727 A KR 19950052727A KR 970052317 A KR970052317 A KR 970052317A
Authority
KR
South Korea
Prior art keywords
layer
contact window
forming
insulating layer
spacer
Prior art date
Application number
KR1019950052727A
Other languages
English (en)
Other versions
KR0168358B1 (ko
Inventor
김승인
신윤승
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950052727A priority Critical patent/KR0168358B1/ko
Publication of KR970052317A publication Critical patent/KR970052317A/ko
Application granted granted Critical
Publication of KR0168358B1 publication Critical patent/KR0168358B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 미세 접촉창 형성 방법에 관한 것으로서, 본 발명은 실리콘 기판 위에 절연층을 형성하고, 상기 절연층상에 제1층을 증착하고, 상기 제1층에 절연층을 노출시키는 접촉창을 형성하고, 상기 결과물 전면에 제2층을 증착하고, 상기 제2층을 에칭하여 상기 접촉창의 측벽에 스페이서를 형성하고, 상기 스페이서를 마스크로 하여 상기 절연층을 에칭하여 상기 절연층 내에 상기 실리콘 기판을 노출시키는 미세 접촉창을 형성하고, 상기 미세 접촉창에 의해 노출된 실리콘 기판을 덮도록 소정의 두께의 버퍼를 형성하고, 상기 제1층과 스페이서를 에칭하여 제거하고, 상기 미세 접촉창 내의 버퍼를 제거하는 단계에 의해 미세 접촉창을 형성한다. 본 발명에 의하면, 반도체 장치의 미세 접촉창 형성시에 습식 세정에 의한 언더컷 현상을 방지하여 신뢰성 있는 미세 접촉창을 형성할 수 있다.

Description

반도체 장치의 미세 접촉창 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도 내지 제14도는 본 발명의 제1 실시예에 의한 미세 접촉창 형성 방법을 설명하기 위한 도면이다.

Claims (7)

  1. 실리콘 기판 위에 절연층을 형성하는 단계와, 상기 절연층상에 제1 층을 증착하는 단계와, 상기 제1 층에 절연층을 노출시키는 접촉창을 형성하는 단계와, 상기 결과물 전면에 제2 층을 증착하는 단계와, 상기 제2 층을 에칭하여 상기 접촉창의 측벽에 스페이서를 형성하는 단계와, 상기 스페이서를 마스크로 하여 상기 절연층을 에칭하여 상기 절연층 내에 상기 실리콘 기판을 노출시키는 미세 접촉창을 형성하는 단계와, 상기 미세 접촉창에 의해 노출된 실리콘 기판을 덮도록 소정의 두께의 버퍼를 형성하는 단계와, 상기 제1 층과 스페이서를 에칭하여 제거하는 단계와, 상기 미세 접촉창 내의 버퍼를 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 미세 접촉창 형성 방법.
  2. 제1항에 있어서, 상기 제1 층 및 제2 층은 폴리실리콘으로 이루어지는 것을 특징으로 하는 반도체 장치의 미세 접촉창 형성 방법.
  3. 제1항에 있어서, 상기 버퍼는 포토레지스트로 이루어지는 것을 특징으로 하는 반도체 장치의 미세 접촉창 형성 방법.
  4. 실리콘 기판 위에 절연층을 형성하는 단계와, 상기 절연층상에 소정의 층을 증착하는 단계와, 상기 소정의 층 위에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴의 측벽에 스페이서를 형성하는 단계와, 상기 스페이서를 마스크로 하여 상기 소정의 층을 에칭하여 절연층을 노출시키는 접촉창을 형성하는 단계와, 상기 접촉창이 형성된 소정의 층을 마스크로 하여 상기 절연층을 에칭하여 상기 절연층 내에 상기 실리콘 기판을 노출시키는 미세 접촉창을 형성하는 단계와, 상기 포토레지스트 패턴, 스페이서, 소정의 층을 에칭하여 제거하는 단계와, 상기 미세 접촉창 내의 버퍼를 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 미세 접촉창 형성 방법.
  5. 제4항에 있어서, 상기 소정의 층은 폴리실리콘인 것을 특징으로 하는 미세 접촉창 형성 방법.
  6. 제4항에 있어서, 상기 스페이서는 폴리머로 이루어지는 것을 특징으로 하는 반도체 장치의 미세 접촉창 형성 방법.
  7. 제4항에 있어서, 상기 버퍼는 포토레지스트로 이루어지는 것을 특징으로 하는 반도체 장치의 미세 접촉창 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052727A 1995-12-20 1995-12-20 반도체 장치의 미세 접촉창 형성 방법 KR0168358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052727A KR0168358B1 (ko) 1995-12-20 1995-12-20 반도체 장치의 미세 접촉창 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052727A KR0168358B1 (ko) 1995-12-20 1995-12-20 반도체 장치의 미세 접촉창 형성 방법

Publications (2)

Publication Number Publication Date
KR970052317A true KR970052317A (ko) 1997-07-29
KR0168358B1 KR0168358B1 (ko) 1999-02-01

Family

ID=19441895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052727A KR0168358B1 (ko) 1995-12-20 1995-12-20 반도체 장치의 미세 접촉창 형성 방법

Country Status (1)

Country Link
KR (1) KR0168358B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158522B2 (en) * 2009-09-25 2012-04-17 Applied Materials, Inc. Method of forming a deep trench in a substrate

Also Published As

Publication number Publication date
KR0168358B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR960026297A (ko) 반도체소자의 미세패턴 제조방법
KR950034415A (ko) 반도체 소자의 미세패턴 제조방법
KR970052224A (ko) 반도체 장치의 접촉장 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR960005936A (ko) 반도체 소자의 필드산화막 형성방법
KR950015597A (ko) 반도체소자의 콘택홀 형성방법
KR970053372A (ko) 반도체소자의 소자분리막 제조방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR970018080A (ko) 반도체장치의 콘택형성방법
KR950025913A (ko) 반도체소자의 미세패턴 형성방법
KR970023736A (ko) 반도체장치의 콘택부 형성방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR960032672A (ko) 반도체 장치의 소자분리방법
KR970054111A (ko) 반도체소자의 제조방법
KR950021522A (ko) 반도체 장치의 미세 도전라인 형성방법
KR960026303A (ko) 미세패턴 형성방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR970053486A (ko) 반도체 소자 분리방법
KR960026174A (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee