KR970053486A - 반도체 소자 분리방법 - Google Patents

반도체 소자 분리방법 Download PDF

Info

Publication number
KR970053486A
KR970053486A KR1019950069497A KR19950069497A KR970053486A KR 970053486 A KR970053486 A KR 970053486A KR 1019950069497 A KR1019950069497 A KR 1019950069497A KR 19950069497 A KR19950069497 A KR 19950069497A KR 970053486 A KR970053486 A KR 970053486A
Authority
KR
South Korea
Prior art keywords
photoresist film
film
photoresist
silicon substrate
isolation region
Prior art date
Application number
KR1019950069497A
Other languages
English (en)
Other versions
KR0172732B1 (ko
Inventor
조승건
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069497A priority Critical patent/KR0172732B1/ko
Publication of KR970053486A publication Critical patent/KR970053486A/ko
Application granted granted Critical
Publication of KR0172732B1 publication Critical patent/KR0172732B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자 분리방법에 관한 것으로, 버즈 빅 현상을 방지하는데 목적이 있는 본 발명은 실리콘 기판 위에 옥사이드층을 성장시키고 이 옥사이드층 위에 제1감광막을 도포한 다음 소자 활성 영역과 분리 영역으로 패터닝하는 단계; 상기 감광막을 식각의 장벽으로 소자 분리 영역의 노출된 실리콘 기판을 에칭하는 단계; 제1감광막을 제거한 실리콘 기판의 전체면에 나이트라이드를 증착하고 그 위에 제2감광막을 도포한 다음이 제2감광막을 제1감광막보다 넓은 크리티컬 디멘죤을 갖도록 패터닝하는 단계; 상기 제2감광막을 식각의 장벽으로 사용하여 분리 영역의 나이트라이드를 에칭하여 제거하는 단계; 및 필드 옥시데이션 단계로 구성된다. 이와 같은 본 발명에 의하면, 옥시데이션시 활성 영역의 나이트라이드막이 언더 필름인 옥사이드막을 감싸고 있어, 계면 사이로 산화막이 성장하는 것을 억제함으로써 버즈 빅 현상을 방지할 수 있다. 따라서 선폭이 좁은 고집적 회로의 제조에서 활성 영역과 분리 영역을 명확히 구분할 수 있어 소자의 특성을 향상시킬 수 있고, 고집적 회로의 소자 설계에 기여하는 효과가 있으며, 또한 버즈 빅 현상의 방지로 인한 수율 향상을 기대할 수 있다.

Description

반도체 소자 분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (a)(b)(c)(d)(e)(f)는 본 발명의 반도체 소자 분리방법에 대한 공정도.

Claims (2)

  1. 실리콘 기판 위에 옥사이드층을 성장시키고 이 옥사이드층 위에 제1감광막을 도포한 다음 소자 활성 영역과 분리 영역으로 패터닝하는 단계; 상기 감광막을 식각의 장벽으로 소자 분리 영역의 노출된 실리콘 기판을 에칭하는 단계; 제1감광막을 제거한 실리콘 기판의 전체면에 나이트라이드를 증착하고 그 위에 제2감광막을 도포한 다음 이 제2감광막을 제1감광막보다 넓은 크리티컬 디메죤을 갖도록 패터닝하는 단계; 상기 제2감광막을 식각의 장벽으로 사용하여 분리 영역의 나이트라이드를 에칭하여 제거하는 단계; 및 필드 옥시데이션 단계로 구성함을 특징으로 하는 반도체 소자 분리방법.
  2. 제1항에 있어서, 상기 제2감광막을 제1감광막보다 0.01 ~ 0.03㎛ 정도 넓은 크리티컬 디멘죤을 갖도록 패터닝하여 소자 분리 영역의 양측에 나이트라이드 스페이서가 형성되게 하는 것을 특징으로 하는 반도체 소자 분리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069497A 1995-12-30 1995-12-30 반도체 소자 분리방법 KR0172732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069497A KR0172732B1 (ko) 1995-12-30 1995-12-30 반도체 소자 분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069497A KR0172732B1 (ko) 1995-12-30 1995-12-30 반도체 소자 분리방법

Publications (2)

Publication Number Publication Date
KR970053486A true KR970053486A (ko) 1997-07-31
KR0172732B1 KR0172732B1 (ko) 1999-03-30

Family

ID=19448484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069497A KR0172732B1 (ko) 1995-12-30 1995-12-30 반도체 소자 분리방법

Country Status (1)

Country Link
KR (1) KR0172732B1 (ko)

Also Published As

Publication number Publication date
KR0172732B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970013074A (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR970024021A (ko) 반도체 장치의 제조 방법(method of manufacturing a semiconductor device)
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR970053486A (ko) 반도체 소자 분리방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR960026127A (ko) 고집적 반도체 소자의 리세스 어레이 형성 방법
KR960019654A (ko) 반도체 소자의 필드산화막 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
KR960026727A (ko) 고주파 반도체 장치의 제조방법
KR970053372A (ko) 반도체소자의 소자분리막 제조방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
SE9301246D0 (sv) Metod foer etsning av kiselomraaden paa isolerande substrat
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)
KR970023988A (ko) 반도체장치의 소자격리방법(An isolation method of semiconductor device)
KR960002738A (ko) 반도체 소자의 필드 산화막 형성방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR970052779A (ko) 반도체 기판 형성방법
KR960026567A (ko) 반도체 소자의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee