KR980006074A - 반도체 소자의 필드 산화막 형성방법 - Google Patents

반도체 소자의 필드 산화막 형성방법

Info

Publication number
KR980006074A
KR980006074A KR1019961024988A KR19960024988A KR980006074A KR 980006074 A KR980006074 A KR 980006074A KR 1019961024988 A KR1019961024988 A KR 1019961024988A KR 19960024988 A KR19960024988 A KR 19960024988A KR 980006074 A KR980006074 A KR 980006074A
Authority
KR
South Korea
Prior art keywords
oxide film
field oxide
forming
semiconductor device
film
Prior art date
Application number
KR1019961024988A
Other languages
English (en)
Inventor
박현문
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019961024988A priority Critical patent/KR980006074A/ko
Publication of KR980006074A publication Critical patent/KR980006074A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드산화막 형성방법을 제공하는 것으로, 질화막을 마스크로 이용하여 제1 필드산화막을 형성한 후 소정부분 제거하고, 폴리실리콘층을 이용하여 질화막 및 패드산화막의 측면을 차단시킨 후 다시 산화공정을 실시하여 최종적인 필드산화막을 형성시키므로써 버즈 빅을 최소화 시키므로써 누설전류를 억제하여 소자의 수율을 향상시킬 수 있는 탁월한 효과가 있다.

Description

반도체 소자의 필드산화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 내지 2f 도는 본 발명에 따른 반도체 소자의 필드산화막 형성방법을 설명하기 위한 소자의 단면도.

Claims (3)

  1. 반도체 소자의 필드산화막 형성방법에 있어서, 실리콘기판상에 패드산화막 및 질화막을 순차적으로 형성한 후 상기 질화막 및 패드산화막을 순차적으로 식각하여 필드산화막이 형성될 부분을 개방하는 단계와, 상기 단계로부터 노출된 상기 실리콘기판상에 제1 필드산화막을 형성하는 단계와, 상기 단계로부터 상기 제1 필드산화막을 소정 두께 만큼 제거하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 폴리실리콘층을 형성한 후 상기 제1 필드산화막이 노출되도록 상기 폴리실리콘층을 식각하는 단계와, 상기 단계로부터 산화공정으로 상기 제1 필드산화막상에 제2 필드산화막을 형성하는 단계와, 상기 단계로부터 상기 폴리실리콘층, 질화막 및 패드산화막을 순차적으로 제거하여 최종적인 필드산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  2. 제1항에 있어서, 상기 제1 필드산화막은 450 내지 550Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 필드산화막은 HF용액을 이용한 습식 식각공정으로 300 내지 400Å의 두께만큼 제거되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019961024988A 1996-06-28 1996-06-28 반도체 소자의 필드 산화막 형성방법 KR980006074A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019961024988A KR980006074A (ko) 1996-06-28 1996-06-28 반도체 소자의 필드 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019961024988A KR980006074A (ko) 1996-06-28 1996-06-28 반도체 소자의 필드 산화막 형성방법

Publications (1)

Publication Number Publication Date
KR980006074A true KR980006074A (ko) 1998-03-30

Family

ID=60832795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019961024988A KR980006074A (ko) 1996-06-28 1996-06-28 반도체 소자의 필드 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR980006074A (ko)

Similar Documents

Publication Publication Date Title
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR950010018A (ko) 절연재로 채워진 홈에 의해 형성되는 필드 절연영역을 갖는 반도체 몸체를 포함한 반도체 장치 제조방법
KR980006074A (ko) 반도체 소자의 필드 산화막 형성방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR980006066A (ko) 반도체 장치의 소자 분리막 형성방법
KR960026575A (ko) 반도체 소자의 소자분리막 형성방법
KR970023736A (ko) 반도체장치의 콘택부 형성방법
KR960026577A (ko) 반도체 소자의 필드산화막 형성방법
KR970003780A (ko) 반도체소자의 소자분리 산화막 제조방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR950021396A (ko) 필드산화막 제조방법
KR960030311A (ko) 반도체소자의 제조방법
KR950021387A (ko) 이중 로코스 공정에 의한 반도체 소자의 필드산화막 형성방법
KR960019653A (ko) 반도체 소자의 소자분리막 형성방법
KR970052306A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970018080A (ko) 반도체장치의 콘택형성방법
KR940008045A (ko) 반도체 장치의 소자 절연 방법
KR970003823A (ko) 반도체 소자의 소자분리막 형성방법
KR950004489A (ko) 반도체 소자의 격리방법
KR950015710A (ko) 반도체소자의 소자분리막 제조방법
KR910007105A (ko) 폴리 실리콘을 이용한 소자분리 산화막 제조방법
KR950001945A (ko) 필드산화막 형성방법
KR960026579A (ko) 반도체 소자의 필드산화막 형성방법
KR920008923A (ko) 반도체 집적회로의 소자격리영역 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination