KR970012004A - 미세패턴 형성방법 - Google Patents

미세패턴 형성방법 Download PDF

Info

Publication number
KR970012004A
KR970012004A KR1019950024702A KR19950024702A KR970012004A KR 970012004 A KR970012004 A KR 970012004A KR 1019950024702 A KR1019950024702 A KR 1019950024702A KR 19950024702 A KR19950024702 A KR 19950024702A KR 970012004 A KR970012004 A KR 970012004A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
antioxidant
pattern
etching
Prior art date
Application number
KR1019950024702A
Other languages
English (en)
Inventor
김태성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950024702A priority Critical patent/KR970012004A/ko
Publication of KR970012004A publication Critical patent/KR970012004A/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

사진공정한계 이하의 간격을 갖도록 막을 미세하게 패터닝하는 패턴형성방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 도전층 및 산화방지막을 순차적으로 형성하는 단계와, 상기 산화방지막과 도전층의 표면 일부를 1차 식각하여 산화방지막 패턴과 식각된 도전층을 형성하는 단계와, 상기 산화방지막 패턴을 산화억제층으로 상기 도전층의 표면 일부를 산화하여 산화막을 형성하는 단계와, 상기 산화억제층으로 이용된 산화방지막 패턴을 제거하는 단계와, 상기 산화막을 마스크로 하여 상기 식각된 도전층을 2차 식각하여 미세한 도전층 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 미세패턴 형성방법을 제공한다. 본 발명에 의하면, 단순한 공정을 통하여 사진공정 한계 이하의 미세간격을 요구하는 도전층의 패턴형성이 가능하다.

Description

미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2A 도 내지 제2E 도는 본 발명에 의하여 미세간격을 갖는 커패시터의 스토리지노드 패턴의 형성방법을 나타내는 단면도들이다.

Claims (5)

  1. 반도체 기판 상에 도전층 및 산화방지막을 순차적으로 형성하는 단계; 상기 산화방지막과 도전층의 표면일부를 1차 식각하여 산화방지막 패턴과 식각된 도전층을 형성하는 단계; 상기 산화방지막 패턴을 산화억제층으로 상기 도전층의 표면 일부를 산화하여 산화막을 형성하는 단계; 상기 산화억제층으로 이용된 산화 방지막 패턴을 제거하는 단계; 및 상기 산화막을 마스크로 하여 상기 식각된 도전층을 2차 식각하여 미세한 도전층 패텅을 형성하는 단계를 구비하는 것을 특징으로 하는 미세패턴 형성방법.
  2. 제 1 항에 있어서, 상기 도전층 및 산화방지막은 화학기상증착법(CVD)으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  3. 제 1 항에 있어서, 상기 도전층의 2차 식각은 건식식각을 이용하여 수행하는 것을 특징으로 하는 미세패턴 형성방법.
  4. 제 1 항에 있어서, 상기 산화방지막은 실리콘질화막으로 구성하는 것을 특징으로 하는 미세패턴 형성방법.
  5. 제 1 항에 있어서, 상기 도전층은 불순물이 포함된 다결정실리콘막으로 구성하는 것을 특징으로 하는 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950024702A 1995-08-10 1995-08-10 미세패턴 형성방법 KR970012004A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024702A KR970012004A (ko) 1995-08-10 1995-08-10 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024702A KR970012004A (ko) 1995-08-10 1995-08-10 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR970012004A true KR970012004A (ko) 1997-03-29

Family

ID=66595737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024702A KR970012004A (ko) 1995-08-10 1995-08-10 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR970012004A (ko)

Similar Documents

Publication Publication Date Title
KR970030461A (ko) 선택적 텅스텐질화박막을 이용한 반도체장치의 캐패시터 형성방법
KR900003987A (ko) 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR970008597A (ko) 원통형 캐패시터의 제조방법
KR950015610A (ko) 집적 회로 제조 방법
KR970012004A (ko) 미세패턴 형성방법
KR970054033A (ko) 반도체 소자의 캐패시터 제조방법
KR960009105A (ko) 반도체소자의 소자분리 방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR970052486A (ko) 측벽 산화막을 가지는 접촉창 형성 방법
KR970053822A (ko) 반도체소자의 커패시터 제조방법
KR960026581A (ko) 반도체 소자의 필드산화막 형성방법
KR930003356A (ko) 트렌치 커패시터 제조방법
KR900002421A (ko) 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR930006915A (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR980006040A (ko) 반도체 소자의 소자분리막 형성 방법
KR970072140A (ko) 반도체 장치의 패턴 형성방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR970053388A (ko) 반도체 장치의 쉘로우 트랜치 아이솔레이션 형성 방법
KR920015550A (ko) 커패시터의 제조 방법
KR970030663A (ko) 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법
KR920022477A (ko) 반도체 장치의 비어 콘택 제조 방법
KR950014972A (ko) 반도체 장치의 제조방법
KR960032672A (ko) 반도체 장치의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee