KR970030663A - 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법 - Google Patents
평탄화된 층간절연막을 갖는 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR970030663A KR970030663A KR1019950042631A KR19950042631A KR970030663A KR 970030663 A KR970030663 A KR 970030663A KR 1019950042631 A KR1019950042631 A KR 1019950042631A KR 19950042631 A KR19950042631 A KR 19950042631A KR 970030663 A KR970030663 A KR 970030663A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- low temperature
- temperature oxide
- interlayer insulating
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
저온산화막(LTO)을 이용한 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법에 관하여 개시한다. 본 발명은 콘택홀이 형성된 반도체 기판 상에 금속막을 형성하는 단계와, 상기 금속막 상에 사진공정을 이용하여 포토레지스트막 패턴을 형성하는 단계와, 상기 포토레지스트막 패턴을 식각마스트로 상기 금속막을 식각하여 금속막 패턴을 형성하는 단계와, 상기 금속막 패턴이 형성된 기판의 전면에 저온산화막을 형성하는 단계와, 상기 포토레지스트막 패턴과 상기 포토레지스막 패턴상의 저온산화막을 동시에 제거하여 상기 금속막 패턴 사이에 저온산화막 패턴을 형성하는 단계와, 상기 저온산화막 패턴과 금속막 패턴 상에 평탄화된 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다. 본 발명에 의하면, 저온산화막을 이용하여 평탄화된 층간절연막을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도 내지 제 6도는 본 발명에 의한 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.
Claims (4)
- 콘택홀이 형성된 반도체 기판 상에 금속막을 형성하는 단계; 상기 금속막 상에 사진공정을 이용하여 포토레지스트막 패턴을 형성하는 단계; 상기 포토레지스트막 패턴을 식각마스크로 상기 금속막을 식학하여 금속막 패턴을 형성하는 단계; 상기 금속막 패턴이 형성된 기판의 전면에 저온산화막을 형성하는 단계; 상기 포토레지스트막 패턴과 상기 포토레지스트막 패턴 상의 저온산화막을 동시에 제거하여 상기 금속막 패턴 사이에 저온산화막 패턴을 형성하는 단계; 및 상기 저온 산화막 패턴과 금속막 패턴 상에 평탄화된 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 저온산화막은 100℃이하의 온도에서 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 층간 절연막은 화학기상증착법(CVD)으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 층간 절연막은 TEOS막, 플라즈마 산화막 및 SOG막 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042631A KR970030663A (ko) | 1995-11-21 | 1995-11-21 | 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042631A KR970030663A (ko) | 1995-11-21 | 1995-11-21 | 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970030663A true KR970030663A (ko) | 1997-06-26 |
Family
ID=66587942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042631A KR970030663A (ko) | 1995-11-21 | 1995-11-21 | 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970030663A (ko) |
-
1995
- 1995-11-21 KR KR1019950042631A patent/KR970030663A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008597A (ko) | 원통형 캐패시터의 제조방법 | |
| KR940008049A (ko) | 집적 회로 제조 방법 | |
| KR970030663A (ko) | 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법 | |
| KR970003515A (ko) | 반도체 소자의 비아 콘택 형성방법 | |
| KR960042960A (ko) | 반도체 장치의 접촉창 형성방법 | |
| KR940015698A (ko) | 미세한 감광막 패턴 형성 방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR960039286A (ko) | 비아홀 형성 방법 | |
| KR970030404A (ko) | 반도체 장치의 층간절연막 평탄화 방법 | |
| KR970052486A (ko) | 측벽 산화막을 가지는 접촉창 형성 방법 | |
| KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR960039285A (ko) | 반도체 소자 제조방법 | |
| KR970013031A (ko) | 반도체 장치의 접촉창 형성방법 | |
| KR980005405A (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| KR970030348A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970030388A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR970052410A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| KR970024010A (ko) | 반도체장치의 금속배선 형성방법(Method of forming a fine wiring in Semiconductor device) | |
| KR970003465A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR980005474A (ko) | 반도체 소자 제조방법 | |
| KR940012510A (ko) | 반도체 장치 제조방법 | |
| KR970012004A (ko) | 미세패턴 형성방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20010061121A (ko) | 반도체소자의 도전배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |