KR940008049A - 집적 회로 제조 방법 - Google Patents
집적 회로 제조 방법 Download PDFInfo
- Publication number
- KR940008049A KR940008049A KR1019930018418A KR930018418A KR940008049A KR 940008049 A KR940008049 A KR 940008049A KR 1019930018418 A KR1019930018418 A KR 1019930018418A KR 930018418 A KR930018418 A KR 930018418A KR 940008049 A KR940008049 A KR 940008049A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- integrated circuit
- insulating
- forming
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
집적 회로 및 그 제조 방법의 형성은 설명되었다. 상기 회로는 레벨간 절연층으로써 스핀-온-유리(spin-on-glass)를 이용한다. 인이 도핑된 절연층(19 및 29)은 스핀-온-유리 상하부에 위치한다. 상기 도핑된 절연층은 소디음이 전기장의 영향으로 이동하는 것을 방지한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 대해 이해하는데 도움을 줄 일부 제조된 집적 회로의 절단도.
Claims (6)
- 기판(11)상에 제1절연층(19)을 형성하는 단계와, 제1절연층(19)상에 방사 유리와 오존 TEOS로 구성한 군으로부터 선택된 제2층(25)을 형성하는 단계와, 유동 이온이 오염시키는 프로세스 단계를 형성하는 단계를 포함하는 집적 회로 제조 방법에 있어서, 제2절연층(25)위에 제3절연층(29)을 형성하는 단계와, 상기 제1(19) 및 제3(29) 절연층이 인 도핑하는 단계를 특징으로 하는 집적 회로 제조 방법.
- 제1항에 있어서, 유동 이온이 오염시키는 상기 프로세스가 상기 제2절연층(25)의 에칭 백 프로세스인 것을 특징으로 하는 집적 회로 제조 방법.
- 제1항에 있어서, 상기 제1(19) 및 제3(29) 절연층이 비중의 2% 내지 6% 인을 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제1항에 있어서, 상기 스핀-온-유리(spin-on-glass)(25)가 폴리실록산, 폴리실리케이트 및 실세스큐옥산으로 구성된 군으로 선택되는 것을 특징으로 하는 집적 회로 제조 방법.
- 제1항에 있어서, 상기 제1(19) 및 제3(29) 절연막이 TEOS로 형성되는 것을 특징으로 하는 집적 회로 제조 방법.
- 제1항에 있어서, 상기 제1(19) 및 제3(29) 절연막이 TEOS로 형성되고 4000 내지 7000Å의 두께를 가지며, 상기 제1(19) 및 제3절연막(29)이 비중의 2% 내지 6% 인으로 도핑되고 전구체(precusor)로써 트리메틸포스피트(trimethylphosphite)를 이용하며, 상기 제2층(25)은 상기 제1(19) 절연막의 노출부분에 플라즈마 프로세스로써 에칭 백되는 것을 특징으로 하는 집적 회로 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US94941792A | 1992-09-22 | 1992-09-22 | |
US949,417 | 1992-09-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940008049A true KR940008049A (ko) | 1994-04-28 |
Family
ID=25489049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930018418A KR940008049A (ko) | 1992-09-22 | 1993-09-14 | 집적 회로 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6140222A (ko) |
EP (1) | EP0594298A1 (ko) |
JP (1) | JPH07297276A (ko) |
KR (1) | KR940008049A (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5814545A (en) * | 1995-10-02 | 1998-09-29 | Motorola, Inc. | Semiconductor device having a phosphorus doped PECVD film and a method of manufacture |
DE19704534A1 (de) * | 1997-02-06 | 1998-08-20 | Siemens Ag | Halbleiterkörper |
JP4381526B2 (ja) * | 1999-10-26 | 2009-12-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
JP5026008B2 (ja) * | 2006-07-14 | 2012-09-12 | 東京応化工業株式会社 | 膜形成組成物 |
US8518818B2 (en) * | 2011-09-16 | 2013-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse damascene process |
CN104810277B (zh) * | 2014-01-26 | 2017-10-31 | 北大方正集团有限公司 | 一种晶圆表面平坦化工艺 |
CN104810275B (zh) * | 2014-01-26 | 2018-04-27 | 北大方正集团有限公司 | 一种晶圆表面平坦化工艺 |
TWI719747B (zh) * | 2019-12-10 | 2021-02-21 | 新唐科技股份有限公司 | 半導體裝置結構及其製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0141496A1 (en) * | 1983-08-31 | 1985-05-15 | Morton Thiokol, Inc. | Process for deposition silicon dioxide containing dopant onto a substrate |
US4845054A (en) * | 1985-06-14 | 1989-07-04 | Focus Semiconductor Systems, Inc. | Low temperature chemical vapor deposition of silicon dioxide films |
WO1987002828A1 (en) * | 1985-11-04 | 1987-05-07 | Motorola, Inc. | Glass intermetal dielectric |
US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
JPH0199243A (ja) * | 1987-10-13 | 1989-04-18 | Seiko Epson Corp | 半導体装置 |
JPH01135044A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
JPH02144940A (ja) * | 1988-11-28 | 1990-06-04 | Hitachi Ltd | 多層配線間の層間絶縁膜構造 |
US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
JPH0336727A (ja) * | 1989-07-04 | 1991-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
US4999317A (en) * | 1989-09-29 | 1991-03-12 | At&T Bell Laboratories | Metallization processing |
JP2846671B2 (ja) * | 1989-09-29 | 1999-01-13 | キャノン販売 株式会社 | 半導体装置の製造方法およびその装置 |
JPH03194932A (ja) * | 1989-12-22 | 1991-08-26 | Sony Corp | 半導体装置の製造方法 |
JPH0476919A (ja) * | 1990-07-18 | 1992-03-11 | Fujitsu Ltd | 半導体装置の製造方法 |
US5117273A (en) * | 1990-11-16 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Contact for integrated circuits |
KR920015542A (ko) * | 1991-01-14 | 1992-08-27 | 김광호 | 반도체장치의 다층배선형성법 |
US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
-
1993
- 1993-08-23 JP JP5227825A patent/JPH07297276A/ja active Pending
- 1993-09-14 KR KR1019930018418A patent/KR940008049A/ko not_active Application Discontinuation
- 1993-09-16 EP EP93307298A patent/EP0594298A1/en not_active Withdrawn
-
1995
- 1995-07-21 US US08/506,253 patent/US6140222A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0594298A1 (en) | 1994-04-27 |
JPH07297276A (ja) | 1995-11-10 |
US6140222A (en) | 2000-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5514425A (en) | Method of forming a thin film | |
JPS55163860A (en) | Manufacture of semiconductor device | |
KR940008049A (ko) | 집적 회로 제조 방법 | |
KR960019566A (ko) | 에칭 장치 | |
KR970008574A (ko) | 반도체 소자의 트윈 웰 형성방법 | |
KR970052384A (ko) | 반도체장치의 콘택홀 형성방법 | |
KR960039285A (ko) | 반도체 소자 제조방법 | |
KR940001279A (ko) | 반도체의 금속배선 형성방법 | |
KR920003460A (ko) | 반도체 집적회로의 소자 분리 방법 | |
KR940004750A (ko) | 스핀 온 클래스(sog)막을 이용한 콘택 제조방법 | |
KR950004485A (ko) | 유전체막 형성방법 | |
KR970023720A (ko) | 반도체 장치의 접촉홀 형성 방법 | |
KR970052943A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR970052864A (ko) | 반도체소자의 층간절연막 형성방법 | |
KR940015698A (ko) | 미세한 감광막 패턴 형성 방법 | |
KR970053584A (ko) | 반도체 소자의 비아홀 매립 금속배선 형성방법 | |
KR970030668A (ko) | 반도체장치의 금속배선 형성 방법 | |
KR970030663A (ko) | 평탄화된 층간절연막을 갖는 반도체 장치의 제조방법 | |
KR960039286A (ko) | 비아홀 형성 방법 | |
KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
KR940016681A (ko) | 반도체 집적회로의 분리영역 제조방법 | |
KR930008958A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
KR970052506A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR970003825A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
KR940007991A (ko) | 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동방지용 적층 배선 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |