KR930008958A - 반도체 메모리 소자의 캐패시터 제조방법 - Google Patents

반도체 메모리 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR930008958A
KR930008958A KR1019910018133A KR910018133A KR930008958A KR 930008958 A KR930008958 A KR 930008958A KR 1019910018133 A KR1019910018133 A KR 1019910018133A KR 910018133 A KR910018133 A KR 910018133A KR 930008958 A KR930008958 A KR 930008958A
Authority
KR
South Korea
Prior art keywords
polysilicon
film
capacitor
oxide film
memory device
Prior art date
Application number
KR1019910018133A
Other languages
English (en)
Other versions
KR940011797B1 (ko
Inventor
전영권
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019910018133A priority Critical patent/KR940011797B1/ko
Publication of KR930008958A publication Critical patent/KR930008958A/ko
Application granted granted Critical
Publication of KR940011797B1 publication Critical patent/KR940011797B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 메모리 소자의 캐패시터 제조방법에 관한 것으로, 특히 캐패시터 노드의 표면을 균일하고 재현성있게 형성하므로 캐패시터의 유효 면적을 증가시키도록 한 캐패시터 제조방법에 관한 것이다. 이를 위하여 본 발명에서는 반도체 메모리 소자의 캐패시터 제조방법에 있어서, 실리콘 기판위에 절연막을 형성하고 캐패시터 노드 콘택을 형성한 후 1차 폴리실리콘막을 증착하여 에칭 스토퍼로서 폴리실리폰과 식각선택성이 큰 절연막을 증착하고 그 위에 다시 2차 폴리실리콘막을 증착하는 단계(a)와, 이어서 3차 폴리실리콘막을 도핑시키지 않고 증착시키는 단계(b)와, 상기 3차 폴리실리콘 막의 표면에 요철부를 형성시키는 단계(c), 상기 요철부가 형성된 제3폴리실리콘에 산화막을 형성시키는 단계(d)와, 상기 형성된 산화막을 에치백하여 폴리실리콘 입자 사이에 선택적으로 산화막이 잔류하도록 형성하는 단계(e)와, 상기 잔류 산화막을 에칭 마스크로 사용하여 폴리실리콘을 에치 스토퍼 깊이까지 에치백하는 단계(f)와, 에치 스토퍼를 에치백하여 선택적으로 제거한 후 4차 폴리실리콘막을 증착시켜 각각의 돌기형상의 노드 폴리 실리콘을 연결시킴과 동시에 1차 폴리실리콘층에 연결시키는 단계(g)를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.

Description

반도체 메모리 소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 메모리 소자 캐패시터 제조공정도.

Claims (5)

  1. 반도체 메모리 소자의 캐패시터 제조방법에 있어서, 실리콘 기판위에 절연막을 형성하고 캐패시터 노드 콘택을 형성한 후 1차 폴리실리콘막을 증착하여 에칭 스토퍼로서 폴리실리콘과 식각선택성이 큰 절연막을 증착하고 그 위에 다시 2차 폴리실리콘막을 증착하는 단계(a)와, 이어서 3차 폴리실리콘막을 도핑시키지 않고 증착시키는 단계(b)와, 상기 3차 폴리실리콘 막의 표면에 요철부를 형성시키는 단계(c), 상기 요철부가 형성된 제3폴리실리콘에 산화막을 형성시키는 단계(d)와, 상기 형성된 산화막을 에치백하여 폴리실리콘 입자 사이에 선택적으로 산화막이 잔류하도록 형성하는 단계(e)와, 상기 잔류 산화막을 에칭 마스크로 사용하여 폴리실리콘을 에치 스토퍼 깊이까지 에치백하는 단계(f)와, 에치 스토퍼를 에치백하여 선택적으로 제거한 후 4차 폴리실리콘막을 증착시켜 각각의 돌기형상의 노드 폴리 실리콘을 연결시킴과 동시에 1차 폴리실리콘층에 연결시키는 단계(g)를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 단계(b)에서, 상기 3차 폴리실리콘막은 저압 증착법으로 SiH4가스를 사용할 때는 560~600℃의 온도와 0.1~1.5torr의 압력하에서 증착시키는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  3. 제1항에 있어서, 단계(b)에서, 폴리실리콘의 요철부형성시 핵 형성을 균일하게 하기 위해 Si+이온을 3차 폴리실리콘막에 이온 주입하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  4. 제1항에 있어서, 단계(d)에서, 상기 산화막 형성을 500℃이상의 온도로 산소(O2)가 포함된 분위기에서 상기 요철부가 형성된 3차 폴리실리콘을 30분 이상 열처리하여 500Å 이하의 열산화막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  5. 제1항에 있어서, 단계(d)에서, 상기 산화막 형성은 30분이상 공기주에 상기 요철부가 형성된 3차 폴리실리콘을 노출시키므로 자연산화막을 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910018133A 1991-10-15 1991-10-15 반도체 메모리 소자의 캐패시터 제조방법 KR940011797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910018133A KR940011797B1 (ko) 1991-10-15 1991-10-15 반도체 메모리 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018133A KR940011797B1 (ko) 1991-10-15 1991-10-15 반도체 메모리 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR930008958A true KR930008958A (ko) 1993-05-22
KR940011797B1 KR940011797B1 (ko) 1994-12-26

Family

ID=67348845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018133A KR940011797B1 (ko) 1991-10-15 1991-10-15 반도체 메모리 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR940011797B1 (ko)

Also Published As

Publication number Publication date
KR940011797B1 (ko) 1994-12-26

Similar Documents

Publication Publication Date Title
US3620833A (en) Integrated circuit fabrication
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
JPH08139278A (ja) 半導体装置の製造方法
JPH05259297A (ja) 半導体素子の製造方法
KR940008049A (ko) 집적 회로 제조 방법
KR930008958A (ko) 반도체 메모리 소자의 캐패시터 제조방법
JPS58112365A (ja) 薄膜トランジスタの製造方法
EP0866495A2 (en) A method for cleaning wafer surface and a method for forming thin oxide layers
JPH08162427A (ja) 半導体装置の製造方法
KR950014269B1 (ko) 반도체 장치의 워드라인 형성방법
KR100465635B1 (ko) 반도체 소자의 커패시터 형성방법
KR960005783A (ko) 반도체 소자의 콘택홀 형성방법
JPH0620990A (ja) 半導体装置の製造方法
JP2002134604A (ja) 半導体装置における素子分離領域の形成方法
JP2830295B2 (ja) 半導体装置の製造方法
JP3163684B2 (ja) 半導体装置及びその製造方法
JP3003804B2 (ja) 半導体装置の製造方法
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
JPH0494567A (ja) 半導体装置の製造方法
JPH0936323A (ja) 半導体装置の製造方法
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR950004485A (ko) 유전체막 형성방법
JPH0374842A (ja) 半導体装置の製造方法
KR19990000440A (ko) 커패시터의 제조 방법
JPS6177343A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061122

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee