JPH0494567A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0494567A JPH0494567A JP21320590A JP21320590A JPH0494567A JP H0494567 A JPH0494567 A JP H0494567A JP 21320590 A JP21320590 A JP 21320590A JP 21320590 A JP21320590 A JP 21320590A JP H0494567 A JPH0494567 A JP H0494567A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicide
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 5
- 238000004886 process control Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 229910052719 titanium Inorganic materials 0.000 abstract 2
- 239000010936 titanium Substances 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- ATJFFYVFTNAWJD-VENIDDJXSA-N tin-113 Chemical compound [113Sn] ATJFFYVFTNAWJD-VENIDDJXSA-N 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
寄生抵抗が問題となり、その対策としてサリサイド構造
の半導体装置が提案されている。
の半導体装置が提案されている。
サリサイドとは、ゲート電極及びソース、ドレインに選
択的にシリサイドを形成したもので低抵抗化には有利で
あるが、−刃保護抵抗等の高抵抗を形成する時には問題
が生じる。つまり、高抵抗を形成するためにパターンを
長（しなければならず素子の微細化に反することになる
。この問題を解決するための従来技術は公開特許公報「
昭６１−４３４６４Ｊに記載されている。
択的にシリサイドを形成したもので低抵抗化には有利で
あるが、−刃保護抵抗等の高抵抗を形成する時には問題
が生じる。つまり、高抵抗を形成するためにパターンを
長（しなければならず素子の微細化に反することになる
。この問題を解決するための従来技術は公開特許公報「
昭６１−４３４６４Ｊに記載されている。
これによると、高抵抗を形成したい部分にはシリサイド
を形成しないことが特徴であり、またその製造方法はシ
リサイドを形成したくない部分はＳｉもしくは多結晶シ
リコンの表面をＯＶＤ酸化膜でマスクし、その上にメタ
ルを形成し熱反応により、非マスク部分にのみシリサイ
ドを形成している。
を形成しないことが特徴であり、またその製造方法はシ
リサイドを形成したくない部分はＳｉもしくは多結晶シ
リコンの表面をＯＶＤ酸化膜でマスクし、その上にメタ
ルを形成し熱反応により、非マスク部分にのみシリサイ
ドを形成している。
半導体装置の微細化に伴い、不純物拡散層等の〔発明が
解決しようとする課題］ しかし前記従来技術では次の様な課題がある。
解決しようとする課題］ しかし前記従来技術では次の様な課題がある。
マスクに用いているＣＶＤ酸化膜が薄いとメタルとシリ
コンの反応が生じマスク効果を失う。またＣＶＤ酸化膜
が厚いと、パターニング時のオーバーエッチ時にゲート
電極側壁のサイドウオールが減少したり、素子分離用酸
化膜が後退したりしてシリサイドによるソース、ドレイ
ンとゲート電極のショートや、ジャンクションリーク等
の原因になる。このように従来技術ではプロセスコント
ロールが非常に困難であるという課題を有していた。
コンの反応が生じマスク効果を失う。またＣＶＤ酸化膜
が厚いと、パターニング時のオーバーエッチ時にゲート
電極側壁のサイドウオールが減少したり、素子分離用酸
化膜が後退したりしてシリサイドによるソース、ドレイ
ンとゲート電極のショートや、ジャンクションリーク等
の原因になる。このように従来技術ではプロセスコント
ロールが非常に困難であるという課題を有していた。
そこで本発明はこのような課題を解決するもので、その
目的は高抵抗を形成するためのプロセスコントロールが
容易なサリサイド構造の半導体装置の製造方法を提供す
ることにある。
目的は高抵抗を形成するためのプロセスコントロールが
容易なサリサイド構造の半導体装置の製造方法を提供す
ることにある。
本発明の半導体装置の製造方法は、革結晶Ｓｉまたは多
結晶Ｓｉ中に不純物を注入する工程、前記争結晶Ｓｉま
たは多結晶Ｓｉの表面に耐酸化性絶縁膜を形成する工程
、前記耐酸化性絶縁膜を一部除去し除去部に熱酸化膜を
形成する工程、前記耐酸化性絶縁膜を除去し、除去部に
メタルシリサイドを形成する工程を具備したことを特徴
とする〔実施例〕 以下図面を用いて本発明による実施例を詳細に説明する
。第１図は本発明の半導体装置の製造方法を表わす断面
図である。
結晶Ｓｉ中に不純物を注入する工程、前記争結晶Ｓｉま
たは多結晶Ｓｉの表面に耐酸化性絶縁膜を形成する工程
、前記耐酸化性絶縁膜を一部除去し除去部に熱酸化膜を
形成する工程、前記耐酸化性絶縁膜を除去し、除去部に
メタルシリサイドを形成する工程を具備したことを特徴
とする〔実施例〕 以下図面を用いて本発明による実施例を詳細に説明する
。第１図は本発明の半導体装置の製造方法を表わす断面
図である。
工程＋１１・・・・・・第１図（α）
Ｐ型Ｓｉ基板１０１上に素子分離用絶縁膜１０２、ゲー
ト酸化膜１０３．不純物が注入された多結晶５ｉ１０４
．低濃度ｎ型不純物拡散層１０５、絶縁膜サイドウオー
ル１０６．イオン注入透過用酸化膜１０７．高濃度ｎ型
不純物拡散層１０８を順次形成する。
ト酸化膜１０３．不純物が注入された多結晶５ｉ１０４
．低濃度ｎ型不純物拡散層１０５、絶縁膜サイドウオー
ル１０６．イオン注入透過用酸化膜１０７．高濃度ｎ型
不純物拡散層１０８を順次形成する。
工程（２）・・・・・・第１図（ｂ）
全面にＳｉ、Ｎ４膜１０９を化学的気相成長法により１
０００〜２０００Ｘ形成し、レジストパターンをマスク
に前記Ｓｉ、Ｎ４膜１０９の一部をエツチング除去する
。
０００〜２０００Ｘ形成し、レジストパターンをマスク
に前記Ｓｉ、Ｎ４膜１０９の一部をエツチング除去する
。
工程（３）・・・・・・第１図（Ｃ）
前記Ｓｉ、Ｎ４膜１０９をマスクに熱酸化膜１１０を５
００〜１ｏｏｏＸ形成する。
００〜１ｏｏｏＸ形成する。
工程（４）・・・・・・第１図Ｃｄ）
前記Ｓｉ、Ｎ４膜１０９を除去した後、１（Ｆを用い前
記イオン注入透過用酸化膜１０７を除去する。
記イオン注入透過用酸化膜１０７を除去する。
工程（５）・・・・・・第１図（ｇ）
全面にＴｉ１１１をスパッタ法で４００〜８００又堆積
する。
する。
工程（６）・・・・・・第１図（１）
ハロゲンランプを用いて窒素雰囲気中で７００上程度３
０秒前後のアニールを行う。この時Ｓｉもしくは多結晶
Ｓｉと接しているＴｉ１１１はＴ１シリサイド１１２に
なり、前記素子分離用絶縁膜１０２．絶縁膜サイドウオ
ール１０６及び熱酸化膜１１０上のＴｉ１１１はＴｉＮ
１１３になる工程（７）・・・・・・第１図（！ｉ）過
酸化水素水、アンモニア水の混合液を用いて前記ＴｉＮ
１１ Ｓをエツチング除去し、ハロゲンランプを用いて
窒素雰囲気中で８００上程度３０秒前後のアニールを行
う。
０秒前後のアニールを行う。この時Ｓｉもしくは多結晶
Ｓｉと接しているＴｉ１１１はＴ１シリサイド１１２に
なり、前記素子分離用絶縁膜１０２．絶縁膜サイドウオ
ール１０６及び熱酸化膜１１０上のＴｉ１１１はＴｉＮ
１１３になる工程（７）・・・・・・第１図（！ｉ）過
酸化水素水、アンモニア水の混合液を用いて前記ＴｉＮ
１１ Ｓをエツチング除去し、ハロゲンランプを用いて
窒素雰囲気中で８００上程度３０秒前後のアニールを行
う。
以上述べた様に発明によれば、高抵抗を要する部分のみ
に選択的に厚い酸化膜を形成することができるため、プ
ロセスコントロールが容易な製造方法を提供できるとい
う効果を有する。
に選択的に厚い酸化膜を形成することができるため、プ
ロセスコントロールが容易な製造方法を提供できるとい
う効果を有する。
第１図（ｃＬ）〜（！Ｉ）は本発明の半導体装置の製造
方法を表わす工程断面図。 １０１・・・・・・Ｐ型Ｓｉ基板 １０２・・・・・・素子分離用絶縁膜 １０３・・・・・・ゲート酸化膜 １０４・・・・・・多結晶５１ １０５・・・・・・低濃度ｎ型不純物拡散層１０６・・
・・・・絶縁膜サイドウオール１０７・・・・・・イオ
ン注入透過用酸化膜・・・・・・高濃度ｎ型不純物拡散
層 ・・・・・・Ｓｉ、Ｎ、膜 ・・・・・・熱酸化膜 ・・・ ・・・ Ｔ１ ・・・・・・Ｔｉシリサイド ・・・ ・・・ ＴｉＮ 以
方法を表わす工程断面図。 １０１・・・・・・Ｐ型Ｓｉ基板 １０２・・・・・・素子分離用絶縁膜 １０３・・・・・・ゲート酸化膜 １０４・・・・・・多結晶５１ １０５・・・・・・低濃度ｎ型不純物拡散層１０６・・
・・・・絶縁膜サイドウオール１０７・・・・・・イオ
ン注入透過用酸化膜・・・・・・高濃度ｎ型不純物拡散
層 ・・・・・・Ｓｉ、Ｎ、膜 ・・・・・・熱酸化膜 ・・・ ・・・ Ｔ１ ・・・・・・Ｔｉシリサイド ・・・ ・・・ ＴｉＮ 以
Claims (1)
- 単結晶Ｓｉまたは多結晶Ｓｉ中に不純物を注入する工
程、前記単結晶Ｓｉまたは多結晶Ｓｉの表面に耐酸化性
絶縁膜を形成する工程、前記耐酸化性絶縁膜を一部除去
し、除去部に熱酸化膜を形成する工程、前記耐酸化性絶
縁膜を除去し、除去部にメタルシリサイドを形成する工
程を具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21320590A JPH0494567A (ja) | 1990-08-10 | 1990-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21320590A JPH0494567A (ja) | 1990-08-10 | 1990-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0494567A true JPH0494567A (ja) | 1992-03-26 |
Family
ID=16635280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21320590A Pending JPH0494567A (ja) | 1990-08-10 | 1990-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0494567A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150869A (ja) * | 1998-11-06 | 2000-05-30 | Seiko Epson Corp | Ｍｏｓトランジスタの製造方法およびｍｏｓトランジスタ |
-
1990
- 1990-08-10 JP JP21320590A patent/JPH0494567A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150869A (ja) * | 1998-11-06 | 2000-05-30 | Seiko Epson Corp | Ｍｏｓトランジスタの製造方法およびｍｏｓトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173629B2 (ja) | シリコンカーバイドに設けた自己整合パワー電界効果トランジスタ | |
| US5130266A (en) | Polycide gate MOSFET process for integrated circuits | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| KR100256803B1 (ko) | 반도체 소자의 얇은 접합 형성방법 | |
| JPH0714847A (ja) | 半導体装置及びその製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH01245560A (ja) | 半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JP2001035931A (ja) | 半導体素子の製造方法 | |
| JPH0547698A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0415617B2 (ja) | ||
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 |