JP2674964B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2674964B2 JP2674964B2 JP7009823A JP982395A JP2674964B2 JP 2674964 B2 JP2674964 B2 JP 2674964B2 JP 7009823 A JP7009823 A JP 7009823A JP 982395 A JP982395 A JP 982395A JP 2674964 B2 JP2674964 B2 JP 2674964B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- base
- polycrystalline silicon
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバイポーラ型トランジスタ及びリニアＩＣの
エミッタ、ベース電極の製造方法に関する。
関し、特にバイポーラ型トランジスタ及びリニアＩＣの
エミッタ、ベース電極の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置、特にバイポーラ型ト
ランジスタのエミッタ電極とベース電極の構造として
は、エミッタ側のみに下部電極として多結晶シリコン膜
を用いその上にエミッタ上部電極を形成し、ベース側は
上部電極のみを形成する構造となっていた。以下バイポ
ーラ型トランジスタの製造方法を図２の断面図及び図３
（ｂ）の工程図を用いて説明する。
ランジスタのエミッタ電極とベース電極の構造として
は、エミッタ側のみに下部電極として多結晶シリコン膜
を用いその上にエミッタ上部電極を形成し、ベース側は
上部電極のみを形成する構造となっていた。以下バイポ
ーラ型トランジスタの製造方法を図２の断面図及び図３
（ｂ）の工程図を用いて説明する。
【０００３】まず、図２（ａ）に示す様に、Ｎ型のシリ
コン基板１上にＰ型不純物を導入しベース層２を形成す
る。次でその上に第１絶縁膜としてシリコン酸化膜３を
熱酸化法を用いて形成し、続いて第２絶縁膜としてＣＶ
Ｄ法を用いてシリコン窒化膜４を形成する。次に反応性
イオンエッチング（ＲＩＥ）法を用いてエミッタコンタ
クト領域及びベースコンタクト領域内のシリコン窒化膜
４を除去する。
コン基板１上にＰ型不純物を導入しベース層２を形成す
る。次でその上に第１絶縁膜としてシリコン酸化膜３を
熱酸化法を用いて形成し、続いて第２絶縁膜としてＣＶ
Ｄ法を用いてシリコン窒化膜４を形成する。次に反応性
イオンエッチング（ＲＩＥ）法を用いてエミッタコンタ
クト領域及びベースコンタクト領域内のシリコン窒化膜
４を除去する。
【０００４】次に図２（ｂ）に示す様に、ベースコンタ
クト領域を覆うようにフォトレジスト膜８Ｃを形成し、
エミッタコンタクト領域のシリコン酸化膜３を例えば弗
酸水溶液で除去しエミッタコンタクト孔５Ａを形成す
る。
クト領域を覆うようにフォトレジスト膜８Ｃを形成し、
エミッタコンタクト領域のシリコン酸化膜３を例えば弗
酸水溶液で除去しエミッタコンタクト孔５Ａを形成す
る。
【０００５】次に図２（ｃ）に示す様に、フォトレジス
ト膜８Ｃを除去したのち全面に多結晶シリコン膜７を形
成し、次にエミッタ拡散源となる不純物、例えばＮＰＮ
型トランジスタの場合はＮ型不純物として砒素（Ａｓ）
またはリン（Ｐ）をイオン注入法を用いて多結晶シリコ
ン膜７中に添加する。その後不純物の外方拡散を防ぐ為
にＣＶＤ法を用いて、シリコン酸化膜９Ａを全面に形成
した後、例えば９００〜１０００℃の高温で約３０分間
熱処理することにより多結晶シリコン膜７中の不純物を
シリコン基板１へ拡散し、エミッタ層１０Ａを形成す
る。
ト膜８Ｃを除去したのち全面に多結晶シリコン膜７を形
成し、次にエミッタ拡散源となる不純物、例えばＮＰＮ
型トランジスタの場合はＮ型不純物として砒素（Ａｓ）
またはリン（Ｐ）をイオン注入法を用いて多結晶シリコ
ン膜７中に添加する。その後不純物の外方拡散を防ぐ為
にＣＶＤ法を用いて、シリコン酸化膜９Ａを全面に形成
した後、例えば９００〜１０００℃の高温で約３０分間
熱処理することにより多結晶シリコン膜７中の不純物を
シリコン基板１へ拡散し、エミッタ層１０Ａを形成す
る。
【０００６】次に図２（ｄ）に示す様に、シリコン酸化
膜９Ａを除去したのちエミッタコンタクト領域をフォト
レジスト膜８Ｄで覆い、このフォトレジスト膜８Ｄをマ
スクにして多結晶シリコン膜７をＲＩＥ法を用いて除去
し、多結晶シリコン膜からなるエミッタ下部電極を形成
する。
膜９Ａを除去したのちエミッタコンタクト領域をフォト
レジスト膜８Ｄで覆い、このフォトレジスト膜８Ｄをマ
スクにして多結晶シリコン膜７をＲＩＥ法を用いて除去
し、多結晶シリコン膜からなるエミッタ下部電極を形成
する。
【０００７】次に図２（ｅ）に示す様に、ＣＶＤ法を用
いてシリコン酸化膜９Ｂで全面を覆ったのち、フォトレ
ジスト膜８Ｅを形成しベースコンタクト領域のみを開孔
する。次でこのフォトレジスト膜８Ｅをマスクにしてシ
リコン酸化膜９Ｂとその下のシリコン酸化膜３をエッチ
ング除去し、ベースコンタクト孔６Ａを形成する。その
後フォトレジスト膜８Ｅを除去したのち、熱拡散法を用
いてＮ型不純物を拡散しベースコンタクト層１１Ａを形
成する。
いてシリコン酸化膜９Ｂで全面を覆ったのち、フォトレ
ジスト膜８Ｅを形成しベースコンタクト領域のみを開孔
する。次でこのフォトレジスト膜８Ｅをマスクにしてシ
リコン酸化膜９Ｂとその下のシリコン酸化膜３をエッチ
ング除去し、ベースコンタクト孔６Ａを形成する。その
後フォトレジスト膜８Ｅを除去したのち、熱拡散法を用
いてＮ型不純物を拡散しベースコンタクト層１１Ａを形
成する。
【０００８】次に図２（ｆ）に示す様に、シリコン酸化
膜９Ｂを除去する。次で全面にアルミニウム膜を形成し
たのちパターニングし、上部電極としてのエミッタ電極
１２Ａ及びベース電極１３Ａを形成する。
膜９Ｂを除去する。次で全面にアルミニウム膜を形成し
たのちパターニングし、上部電極としてのエミッタ電極
１２Ａ及びベース電極１３Ａを形成する。
【０００９】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、図３（ｂ）の工程図に示した様に、絶
縁膜や多結晶シリコン膜のフォトリソグラフィー（Ｐ
Ｒ）工程及び熱処理回数が多く、工程が長くなり熱処
理、特にエミッタ層１０Ａの形成後に熱処理を行うた
め、浅いエミッタ拡散層を形成するのが難しくなるとい
う欠点がある。
の製造方法では、図３（ｂ）の工程図に示した様に、絶
縁膜や多結晶シリコン膜のフォトリソグラフィー（Ｐ
Ｒ）工程及び熱処理回数が多く、工程が長くなり熱処
理、特にエミッタ層１０Ａの形成後に熱処理を行うた
め、浅いエミッタ拡散層を形成するのが難しくなるとい
う欠点がある。
【００１０】また、図２（ｆ）に示した様に、ＲＩＥ法
により上部電極を加工する場合に、オーバエッチングに
より下地のシリコン窒化膜４がエッチングされ場合によ
っては、シリコン窒化膜４がなくなり耐湿性を低下させ
たり、逆にオーバエッチングが少ない場合は、多結晶シ
リコン膜７の側壁にアルミニウムが残りショート不良を
発生するという欠点がある。さらに、図２（ｅ）の状態
でシリコン酸化膜９Ｂを除去する時に、ベースコンタク
ト孔側壁のシリコン酸化膜３がアンダエッチングされ、
その部分に空孔を生じるという欠点もある。
により上部電極を加工する場合に、オーバエッチングに
より下地のシリコン窒化膜４がエッチングされ場合によ
っては、シリコン窒化膜４がなくなり耐湿性を低下させ
たり、逆にオーバエッチングが少ない場合は、多結晶シ
リコン膜７の側壁にアルミニウムが残りショート不良を
発生するという欠点がある。さらに、図２（ｅ）の状態
でシリコン酸化膜９Ｂを除去する時に、ベースコンタク
ト孔側壁のシリコン酸化膜３がアンダエッチングされ、
その部分に空孔を生じるという欠点もある。
【００１１】本発明の目的は、上記欠点を除去し、工程
を短縮すると共に浅いエミッタ層を有する半導体装置の
製造方法を提供することにある。
を短縮すると共に浅いエミッタ層を有する半導体装置の
製造方法を提供することにある。
【００１２】本発明の他の目的は、耐湿性に優れた半導
体装置の製造方法を提供することにある。
体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板表面に逆導電型ベース層
を形成したのち全面にシリコン酸化膜とシリコン窒化膜
とを順次形成する工程と、前記ベース層上のベースコン
タクト領域内及びエミッタコンタクト領域内の前記シリ
コン窒化膜と前記シリコン酸化膜とを選択的に除去しベ
ースコンタクト孔及びエミッタコンタクト孔を形成する
工程と、全面に多結晶シリコン膜を形成したのち前記ベ
ースコンタクト領域の該多結晶シリコン膜をフォトレジ
スト膜でマスクし一導電型不純物をイオン注入する工程
と、前記フォトレジスト膜を除去したのち露出した前記
多結晶シリコン膜に逆導電型不純物をイオン注入する工
程と、熱処理を施し前記多結晶シリコン膜中の不純物を
前記ベース層に拡散し一導電型エミッタ層と逆導電型ベ
ースコンタクト層とを形成したのち前記絶縁膜を除去し
前記多結晶シリコン膜を全て露出させる工程と、露出し
た前記多結晶シリコン膜上に金属からなるエミッタ電極
及びベース電極を選択的に形成する工程と、前記エミッ
タ電極及び前記ベース電極をマスクとし前記多結晶シリ
コン膜を除去する工程とを含むことを特徴とするもので
ある。
造方法は、一導電型半導体基板表面に逆導電型ベース層
を形成したのち全面にシリコン酸化膜とシリコン窒化膜
とを順次形成する工程と、前記ベース層上のベースコン
タクト領域内及びエミッタコンタクト領域内の前記シリ
コン窒化膜と前記シリコン酸化膜とを選択的に除去しベ
ースコンタクト孔及びエミッタコンタクト孔を形成する
工程と、全面に多結晶シリコン膜を形成したのち前記ベ
ースコンタクト領域の該多結晶シリコン膜をフォトレジ
スト膜でマスクし一導電型不純物をイオン注入する工程
と、前記フォトレジスト膜を除去したのち露出した前記
多結晶シリコン膜に逆導電型不純物をイオン注入する工
程と、熱処理を施し前記多結晶シリコン膜中の不純物を
前記ベース層に拡散し一導電型エミッタ層と逆導電型ベ
ースコンタクト層とを形成したのち前記絶縁膜を除去し
前記多結晶シリコン膜を全て露出させる工程と、露出し
た前記多結晶シリコン膜上に金属からなるエミッタ電極
及びベース電極を選択的に形成する工程と、前記エミッ
タ電極及び前記ベース電極をマスクとし前記多結晶シリ
コン膜を除去する工程とを含むことを特徴とするもので
ある。
【００１４】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｅ）は本発明の一実施例を説明する
為の半導体チップの断面図、図３（ａ）はその工程図で
ある。以下工程順に説明を行う。
る。図１（ａ）〜（ｅ）は本発明の一実施例を説明する
為の半導体チップの断面図、図３（ａ）はその工程図で
ある。以下工程順に説明を行う。
【００１５】まず図１（ａ）に示すように、Ｎ型のシリ
コン基板１にＰ型不純物を導入しベース領域２を形成す
る。次でシリコン酸化膜３を熱酸化法を用いて例えば６
ｎｍの厚さに形成したのち、その上にＣＶＤ法を用いて
シリコン窒化膜４を例えば１５ｎｍの厚さに形成する。
次でフォトレジスト膜をマスクとしシリコン窒化膜４を
ＲＩＥ法を用いてエッチングした後、その下のシリコン
酸化膜３を弗酸水溶液で順次エッチング除去することに
より、ベースコンタクト孔６及びエミッタコンタクト孔
５を形成する。
コン基板１にＰ型不純物を導入しベース領域２を形成す
る。次でシリコン酸化膜３を熱酸化法を用いて例えば６
ｎｍの厚さに形成したのち、その上にＣＶＤ法を用いて
シリコン窒化膜４を例えば１５ｎｍの厚さに形成する。
次でフォトレジスト膜をマスクとしシリコン窒化膜４を
ＲＩＥ法を用いてエッチングした後、その下のシリコン
酸化膜３を弗酸水溶液で順次エッチング除去することに
より、ベースコンタクト孔６及びエミッタコンタクト孔
５を形成する。
【００１６】次に図１（ｂ）に示す様に、多結晶シリコ
ン膜を全面に形成する。その後ベースコンタクト部を覆
うようにフォトレジスト膜８Ａを形成したのち、エミッ
タの拡散源として例えばＡｓをイオン注入し、Ｎ型の多
結晶シリコン膜７Ａとする。
ン膜を全面に形成する。その後ベースコンタクト部を覆
うようにフォトレジスト膜８Ａを形成したのち、エミッ
タの拡散源として例えばＡｓをイオン注入し、Ｎ型の多
結晶シリコン膜７Ａとする。
【００１７】次に図１（ｃ）に示す様に、フォトレジス
ト膜８Ａを除去した後、ＣＶＤ法を用いてシリコン酸化
膜９を３００ｎｍの厚さに形成する。次にフォトレジス
ト膜８Ｂを形成しベースコンタクト領域を開孔したの
ち、ベースコンタクト拡散源として多結晶シリコン膜に
例えばＢをイオン注入し、Ｐ型の多結晶シリコン膜７Ｂ
とする。
ト膜８Ａを除去した後、ＣＶＤ法を用いてシリコン酸化
膜９を３００ｎｍの厚さに形成する。次にフォトレジス
ト膜８Ｂを形成しベースコンタクト領域を開孔したの
ち、ベースコンタクト拡散源として多結晶シリコン膜に
例えばＢをイオン注入し、Ｐ型の多結晶シリコン膜７Ｂ
とする。
【００１８】次に、図１（ｄ）に示す様に、フォトレジ
スト膜８Ｂを除去したのち、９００℃〜１０００℃で約
３０分間の熱処理を施し、エミッタ層１０及びベースコ
ンタクト層１１を同時に形成する。
スト膜８Ｂを除去したのち、９００℃〜１０００℃で約
３０分間の熱処理を施し、エミッタ層１０及びベースコ
ンタクト層１１を同時に形成する。
【００１９】次に図１（ｅ）に示す様に、シリコン酸化
膜９を弗酸水溶液で全面除去する。次でアルミニウム膜
を形成したのちＲＩＥ法でパターニングし、上部電極と
してのエミッタ電極１２とベース電極１３とを形成す
る。更にエッチングを続け、これら上部電極下以外の多
結晶シリコン膜７Ａ，７Ｂを除去し上部電極下に多結晶
シリコン膜からなる下部電極を形成する。
膜９を弗酸水溶液で全面除去する。次でアルミニウム膜
を形成したのちＲＩＥ法でパターニングし、上部電極と
してのエミッタ電極１２とベース電極１３とを形成す
る。更にエッチングを続け、これら上部電極下以外の多
結晶シリコン膜７Ａ，７Ｂを除去し上部電極下に多結晶
シリコン膜からなる下部電極を形成する。
【００２０】このように本実施例によれば図３（ａ）に
示したように、従来例に比べフォトリソグラフィー（Ｐ
Ｒ）工程や熱処理工程が少くなる為、工程を短縮でき
る。しかもエミッタ層１０とベースコンタクト層１１と
を同じ熱処理で形成できる為、従来例に比べエミッタ層
１０を浅く形成できる。
示したように、従来例に比べフォトリソグラフィー（Ｐ
Ｒ）工程や熱処理工程が少くなる為、工程を短縮でき
る。しかもエミッタ層１０とベースコンタクト層１１と
を同じ熱処理で形成できる為、従来例に比べエミッタ層
１０を浅く形成できる。
【００２１】又、多結晶シリコン膜が全面に形成されて
いる為、上部電極形成時のエッチングによってもシリコ
ン窒化膜４がオーバーエッチングされてなくなることは
ない。従って半導体装置の耐湿性は向上したものとな
る。更にベースコンタクト領域におけるカバー絶縁膜と
してのシリコン酸化膜９を除去する際にも、この多結晶
シリコン膜が存在している為、ベースコンタクト孔側壁
のシリコン酸化膜３がエッチングされることはなくな
る。
いる為、上部電極形成時のエッチングによってもシリコ
ン窒化膜４がオーバーエッチングされてなくなることは
ない。従って半導体装置の耐湿性は向上したものとな
る。更にベースコンタクト領域におけるカバー絶縁膜と
してのシリコン酸化膜９を除去する際にも、この多結晶
シリコン膜が存在している為、ベースコンタクト孔側壁
のシリコン酸化膜３がエッチングされることはなくな
る。
【００２２】尚、上記実施例においてはＮＰＮトランジ
スタの場合について説明したが、ＰＮＰトランジスタの
場合であっても同様に適用可能である。又上部電極とし
てＡｌを用いたが、ＳｉやＣｕを含むＡｌやＴｉ−Ｐｔ
−Ａｕ等を用いてもよい。
スタの場合について説明したが、ＰＮＰトランジスタの
場合であっても同様に適用可能である。又上部電極とし
てＡｌを用いたが、ＳｉやＣｕを含むＡｌやＴｉ−Ｐｔ
−Ａｕ等を用いてもよい。
【００２３】
【発明の効果】以上説明したように本発明は、ベース層
上の絶縁膜にエミッタコンタクト孔及びベースコンタク
ト孔を形成したのち全面に多結晶シリコン膜を形成し、
この多結晶シリコン膜に拡散源として必要なＮ型及びＰ
型不純物を選択的にイオン注入し、一回の熱処理により
エミッタ層とベースコンタクト層とを形成し、次でこの
多結晶シリコン膜上に上部電極を形成することにより、
工程が短縮されると共に浅いエミッタ層を有し、かつ耐
湿性に優れた半導体装置及びその製造方法が得られると
いう効果がある。
上の絶縁膜にエミッタコンタクト孔及びベースコンタク
ト孔を形成したのち全面に多結晶シリコン膜を形成し、
この多結晶シリコン膜に拡散源として必要なＮ型及びＰ
型不純物を選択的にイオン注入し、一回の熱処理により
エミッタ層とベースコンタクト層とを形成し、次でこの
多結晶シリコン膜上に上部電極を形成することにより、
工程が短縮されると共に浅いエミッタ層を有し、かつ耐
湿性に優れた半導体装置及びその製造方法が得られると
いう効果がある。
【図１】本発明の一実施例を説明する為の半導体チップ
の断面図。
の断面図。
【図２】従来の半導体装置の製造方法を説明する為の半
導体チップの断面図。
導体チップの断面図。
【図３】実施例及び従来例の工程図。
１ シリコン基板 ２ ベース層 ３ シリコン酸化膜 ４ シリコン窒化膜 ５，５Ａ エミッタコンタクト孔 ６，６Ａ ベースコンタクト孔 ７，７Ａ，７Ｂ 多結晶シリコン膜 ８Ａ〜８Ｅ フォトレジスト膜 ９，９Ａ，９Ｂ シリコン酸化膜 １０，１０Ａ エミッタ層 １１，１１Ａ ベースコンタクト層 １２，１２Ａ エミッタ電極 １３，１３Ａ ベース電極
Claims (1)
- 【請求項１】 一導電型半導体基板表面に逆導電型ベー
ス層を形成したのち全面にシリコン酸化膜とシリコン窒
化膜とを順次形成する工程と、前記ベース層上のベース
コンタクト領域内及びエミッタコンタクト領域内の前記
シリコン窒化膜と前記シリコン酸化膜とを選択的に除去
しベースコンタクト孔及びエミッタコンタクト孔を形成
する工程と、全面に多結晶シリコン膜を形成したのち前
記ベースコンタクト領域の該多結晶シリコン膜をフォト
レジスト膜でマスクし一導電型不純物をイオン注入する
工程と、前記フォトレジスト膜を除去したのち全面に絶
縁膜を形成する工程と、前記ベースコンタクト領域の前
記絶縁膜を除去したのち露出した前記多結晶シリコン膜
に逆導電型不純物をイオン注入する工程と、熱処理を施
し前記多結晶シリコン膜中の不純物を前記ベース層に拡
散し一導電型エミッタ層と逆導電型ベースコンタクト層
とを形成したのち前記絶縁膜を除去し前記多結晶シリコ
ン膜を全て露出させる工程と、露出した前記多結晶シリ
コン膜上に金属からなるエミッタ電極及びベース電極を
選択的に形成する工程と、前記エミッタ電極及び前記ベ
ース電極をマスクとし前記多結晶シリコン膜を除去する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009823A JP2674964B2 (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009823A JP2674964B2 (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203918A JPH08203918A (ja) | 1996-08-09 |
| JP2674964B2 true JP2674964B2 (ja) | 1997-11-12 |
Family
ID=11730868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009823A Expired - Fee Related JP2674964B2 (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674964B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156868A (ja) * | 1985-12-28 | 1987-07-11 | Nec Corp | 半導体装置の製造方法 |
-
1995
- 1995-01-25 JP JP7009823A patent/JP2674964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08203918A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPH0127589B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JP2630524B2 (ja) | 半導体装置の製造方法 | |
| JPS6115579B2 (ja) | ||
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPS61150274A (ja) | 半導体装置の製造方法 | |
| JPH0314241A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JP2001110912A (ja) | 半導体装置の製造方法 | |
| JPH0287622A (ja) | 半導体集積回路の製造方法 | |
| JPS63202066A (ja) | 半導体装置の製造方法 | |
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPH0570931B2 (ja) | ||
| JPH05283406A (ja) | 半導体集積回路の製造方法 | |
| JPH0557734B2 (ja) | ||
| JPH05175205A (ja) | 半導体装置の製造方法 | |
| JPH0794734A (ja) | 高耐圧トランジスタの製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPH04346232A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970617 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |