JPH04346232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04346232A JPH04346232A JP14663191A JP14663191A JPH04346232A JP H04346232 A JPH04346232 A JP H04346232A JP 14663191 A JP14663191 A JP 14663191A JP 14663191 A JP14663191 A JP 14663191A JP H04346232 A JPH04346232 A JP H04346232A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polycrystalline silicon
- film
- opening
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 4
- 239000007864 aqueous solution Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 115
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラトランジ
スタのエミッタを自己整合的に縮小して形成することの
できる半導体装置の製造方法に関するものである。
スタのエミッタを自己整合的に縮小して形成することの
できる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】上記半導体装置の製造方法の従来技術と
して、特開昭６３−２６１７４６号公報に開示された製
造方法を説明する。
して、特開昭６３−２６１７４６号公報に開示された製
造方法を説明する。
【０００３】図５（ａ）〜（ｃ）および図６（ａ）〜（
ｃ）は上記製造方法を説明するための図であり、また、
図７（ａ）〜（ｃ）および図８（ａ）〜（ｃ）は図５（
ｃ）〜図６（ｃ）の間の工程を詳細に説明するためのベ
ース及びエミッタ領域周辺の拡大図である。尚、図５お
よび図６では図面が煩雑になるのを避けるため、一部の
膜が省略されている。
ｃ）は上記製造方法を説明するための図であり、また、
図７（ａ）〜（ｃ）および図８（ａ）〜（ｃ）は図５（
ｃ）〜図６（ｃ）の間の工程を詳細に説明するためのベ
ース及びエミッタ領域周辺の拡大図である。尚、図５お
よび図６では図面が煩雑になるのを避けるため、一部の
膜が省略されている。
【０００４】図５（ａ）は素子分離後、半導体基体上に
約３０００Åの多結晶シリコンを形成し、表面を２００
Å程度酸化（図示せず）したのち、１０００〜２０００
Åの窒化膜をベース電極及びコレクタ電極形成部分に選
択的に形成した状態を示し、１０１はＰ− 型シリコン
基板、１０２はシリコン基板１０１上に形成されたＮ＋
型埋込拡散層、１０３は埋込拡散層１０２上に形成さ
れたＮ− 型エピタキシャル層、１０４はシリコン基板
１０１及び埋込拡散層１０２上に形成した素子分離酸化
膜、１０５はエピタキシャル層１０３及び素子分離酸化
膜１０４上に形成した多結晶シリコン、１０６ａ，１０
６ｂ，１０６ｃは多結晶シリコン１０５上に選択的に形
成した窒化膜である。Ｎ− 型エピタキシャル層１０３
は、素子分離酸化膜１０４によって、ベース・エミッタ
形成領域の第１の島領域１０３ａと、コレクタ形成領域
の第２の島領域１０３ｂに分けられる。
約３０００Åの多結晶シリコンを形成し、表面を２００
Å程度酸化（図示せず）したのち、１０００〜２０００
Åの窒化膜をベース電極及びコレクタ電極形成部分に選
択的に形成した状態を示し、１０１はＰ− 型シリコン
基板、１０２はシリコン基板１０１上に形成されたＮ＋
型埋込拡散層、１０３は埋込拡散層１０２上に形成さ
れたＮ− 型エピタキシャル層、１０４はシリコン基板
１０１及び埋込拡散層１０２上に形成した素子分離酸化
膜、１０５はエピタキシャル層１０３及び素子分離酸化
膜１０４上に形成した多結晶シリコン、１０６ａ，１０
６ｂ，１０６ｃは多結晶シリコン１０５上に選択的に形
成した窒化膜である。Ｎ− 型エピタキシャル層１０３
は、素子分離酸化膜１０４によって、ベース・エミッタ
形成領域の第１の島領域１０３ａと、コレクタ形成領域
の第２の島領域１０３ｂに分けられる。
【０００５】次に、図５（ｂ）に示すように、窒化膜１
０６ａ，１０６ｂ，１０６ｃをマスクとして多結晶シリ
コン１０５を選択酸化し、多結晶シリコン１０５ａ，１
０５ｂ，１０５ｃを得る。１０７は多結晶シリコン１０
５を酸化して得られた多結晶シリコン酸化膜である。次
に、コレクタ電極としての多結晶シリコン１０５ｃ上の
窒化膜１０６ｃを選択的に除去し、コレクタ電極多結晶
シリコン１０５ｃに燐原子をイオン注入し、熱処理を行
ってコレクタ電極多結晶シリコン１０５ｃからの拡散で
第２の島領域１０３ｂをコレクタ抵抗低減用Ｎ＋ 型領
域１０８とする。その後、ベース電極としての多結晶シ
リコン１０５ａ，１０５ｂに窒化膜１０６ａ，１０６ｂ
を介して硼素を１〜５×１０１５原子／ｃｍ２ 程度イ
オン注入し、９００℃程度の温度でアニールを行ってベ
ース電極多結晶シリコン１０５ａ，１０５ｂ中の硼素原
子濃度を均一化する。次いで、多結晶シリコン酸化膜１
０７のうちエミッタ形成領域部分１０７ａを選択的に除
去し、内壁を酸化して２００Å程度の内壁酸化膜１０９
を形成する。この時、多結晶シリコン１０５ａ，１０５
ｂからの拡散によりＰ＋型の不活性ベース１１０がエピ
タキシャル層の第１の島領域１０３ａ内に形成される。 この状態を図５（ｃ）及び図７（ａ）に示す。
０６ａ，１０６ｂ，１０６ｃをマスクとして多結晶シリ
コン１０５を選択酸化し、多結晶シリコン１０５ａ，１
０５ｂ，１０５ｃを得る。１０７は多結晶シリコン１０
５を酸化して得られた多結晶シリコン酸化膜である。次
に、コレクタ電極としての多結晶シリコン１０５ｃ上の
窒化膜１０６ｃを選択的に除去し、コレクタ電極多結晶
シリコン１０５ｃに燐原子をイオン注入し、熱処理を行
ってコレクタ電極多結晶シリコン１０５ｃからの拡散で
第２の島領域１０３ｂをコレクタ抵抗低減用Ｎ＋ 型領
域１０８とする。その後、ベース電極としての多結晶シ
リコン１０５ａ，１０５ｂに窒化膜１０６ａ，１０６ｂ
を介して硼素を１〜５×１０１５原子／ｃｍ２ 程度イ
オン注入し、９００℃程度の温度でアニールを行ってベ
ース電極多結晶シリコン１０５ａ，１０５ｂ中の硼素原
子濃度を均一化する。次いで、多結晶シリコン酸化膜１
０７のうちエミッタ形成領域部分１０７ａを選択的に除
去し、内壁を酸化して２００Å程度の内壁酸化膜１０９
を形成する。この時、多結晶シリコン１０５ａ，１０５
ｂからの拡散によりＰ＋型の不活性ベース１１０がエピ
タキシャル層の第１の島領域１０３ａ内に形成される。 この状態を図５（ｃ）及び図７（ａ）に示す。
【０００６】次に、ＢＦ２ を１〜５×１０１３原子／
ｃｍ２ 程度イオン注入して第１の島領域１０３ａ内に
図６（ａ）および図７（ｂ）に示すように活性ベース１
１１を形成した後、同図に示すように全面に１０００Å
程度の酸化膜１１２と２０００Å程度の多結晶シリコン
１１３をＣＶＤで形成する。尚、図６（ａ）ではＣＶＤ
酸化膜１１２は省略されている。
ｃｍ２ 程度イオン注入して第１の島領域１０３ａ内に
図６（ａ）および図７（ｂ）に示すように活性ベース１
１１を形成した後、同図に示すように全面に１０００Å
程度の酸化膜１１２と２０００Å程度の多結晶シリコン
１１３をＣＶＤで形成する。尚、図６（ａ）ではＣＶＤ
酸化膜１１２は省略されている。
【０００７】次に、反応性イオンエッチングを用いて多
結晶シリコン１１３をエッチングし、さらにＣＶＤ酸化
膜１１２と内壁酸化膜１０９のエッチングを行うことに
より、図６（ｂ）及び図７（ｃ）に示すようにエミッタ
形成用の開口を行う。この時、多結晶シリコン１１３と
ＣＶＤ酸化膜１１２は図７（ｃ）に示すように開口部（
多結晶シリコン酸化膜１０７ａを除去した部分の開口部
）の側壁にのみサイドウォールとして残り、窒化膜１０
６ａと窒化膜１０６ｂで画定される開口部よりも狭いエ
ミッタ形成用の開口部がセルフアラインで開口される。 又、この時同時に、図６（ｂ）に示すようにコレクタ電
極多結晶シリコン１０５ｃが露出する。
結晶シリコン１１３をエッチングし、さらにＣＶＤ酸化
膜１１２と内壁酸化膜１０９のエッチングを行うことに
より、図６（ｂ）及び図７（ｃ）に示すようにエミッタ
形成用の開口を行う。この時、多結晶シリコン１１３と
ＣＶＤ酸化膜１１２は図７（ｃ）に示すように開口部（
多結晶シリコン酸化膜１０７ａを除去した部分の開口部
）の側壁にのみサイドウォールとして残り、窒化膜１０
６ａと窒化膜１０６ｂで画定される開口部よりも狭いエ
ミッタ形成用の開口部がセルフアラインで開口される。 又、この時同時に、図６（ｂ）に示すようにコレクタ電
極多結晶シリコン１０５ｃが露出する。
【０００８】次に、図８（ａ）に示すように全面に３０
００Å程度の多結晶シリコン１１４を堆積し、表面に２
００Å程度の酸化膜１１５を形成した後、多結晶シリコ
ン１１４に砒素を１×１０１６原子／ｃｍ２ 程度イオ
ン注入する。
００Å程度の多結晶シリコン１１４を堆積し、表面に２
００Å程度の酸化膜１１５を形成した後、多結晶シリコ
ン１１４に砒素を１×１０１６原子／ｃｍ２ 程度イオ
ン注入する。
【０００９】次に、図８（ｂ）に示すように酸化膜１１
５、多結晶シリコン１１４、窒化膜１０６ａ，１０６ｂ
をエッチングし、多結晶シリコン１１４を前記エミッタ
形成用開口部およびその周辺部分にのみ残す。その後、
熱処理により多結晶シリコン１１４からの拡散で活性ベ
ース１１１中にエミッタ１１６を形成する。
５、多結晶シリコン１１４、窒化膜１０６ａ，１０６ｂ
をエッチングし、多結晶シリコン１１４を前記エミッタ
形成用開口部およびその周辺部分にのみ残す。その後、
熱処理により多結晶シリコン１１４からの拡散で活性ベ
ース１１１中にエミッタ１１６を形成する。
【００１０】次に、多結晶シリコン１０５ａ，１０５ｂ
，１１４の表面の薄い酸化膜を除去後、白金を蒸着し、
熱処理を行って図８（ｃ）および図６（ｃ）に示すよう
に多結晶シリコン１０５ａ，１０５ｂ，１０５ｃ，１１
４表面に白金シリサイド１１７を形成する。この時、抵
抗上などシリサイド化しない部分には、上記薄い酸化膜
を残しておく。また、酸化膜上に未反応のまま残った白
金は王水によって除去する。その後、同図に示すように
全面にＣＶＤ酸化膜１１８を堆積させる。
，１１４の表面の薄い酸化膜を除去後、白金を蒸着し、
熱処理を行って図８（ｃ）および図６（ｃ）に示すよう
に多結晶シリコン１０５ａ，１０５ｂ，１０５ｃ，１１
４表面に白金シリサイド１１７を形成する。この時、抵
抗上などシリサイド化しない部分には、上記薄い酸化膜
を残しておく。また、酸化膜上に未反応のまま残った白
金は王水によって除去する。その後、同図に示すように
全面にＣＶＤ酸化膜１１８を堆積させる。
【００１１】最後に、図６（ｃ）に示すようにコンタク
トホールを開口し、金属電極配線１１９の形成を行う。 以上により、極度に微細化された、低いベース抵抗並び
に寄生容量の低減を実現した、高速性に優れたバイポー
ラトランジスタが完成する。
トホールを開口し、金属電極配線１１９の形成を行う。 以上により、極度に微細化された、低いベース抵抗並び
に寄生容量の低減を実現した、高速性に優れたバイポー
ラトランジスタが完成する。
【００１２】
【発明が解決しようとする課題】以上述べた従来技術の
製造方法においては、前出の図７（ａ）〜（ｃ）に示し
た如く、窒化膜１０６ａ，１０６ｂの庇を利用して多結
晶シリコン１１３のサイドウォールを形成することによ
り、多結晶シリコン酸化膜１０７ａ除去跡の開口部より
狭い（マスク寸法より狭い）エミッタ形成用開口部を実
現し、狭いエミッタを実現している。この多結晶シリコ
ン１１３のサイドウォールをエッチング形成する際、下
地のＣＶＤ酸化膜１１２はエッチングストッパとして作
用するが、このＣＶＤ酸化膜１１２も、多結晶シリコン
１１３のサイドウォール形成後、サイドウォールとして
エッチングされる。この時、シリコン基体へのダメージ
を考慮して、エッチングは、ウエット処理あるいはドラ
イ‐ウエット処理が通常用いられる。ところが、ＣＶＤ
酸化膜は熱酸化膜と比較すると脆く、ウエット処理を行
うと横方向へのエッチングが速く進行するので、開口部
が広がり、その結果として下の内壁酸化膜１０９も広が
った形で開口されるので、上記従来技術ではエミッタ形
成用開口部が広がってしまうという問題点があった。そ
して、エミッタ形成用開口部が広がれば勿論、エミッタ
の縮小化が不充分となり、高速性など素子の特性に対し
て大きなマイナス要因となる問題がある。
製造方法においては、前出の図７（ａ）〜（ｃ）に示し
た如く、窒化膜１０６ａ，１０６ｂの庇を利用して多結
晶シリコン１１３のサイドウォールを形成することによ
り、多結晶シリコン酸化膜１０７ａ除去跡の開口部より
狭い（マスク寸法より狭い）エミッタ形成用開口部を実
現し、狭いエミッタを実現している。この多結晶シリコ
ン１１３のサイドウォールをエッチング形成する際、下
地のＣＶＤ酸化膜１１２はエッチングストッパとして作
用するが、このＣＶＤ酸化膜１１２も、多結晶シリコン
１１３のサイドウォール形成後、サイドウォールとして
エッチングされる。この時、シリコン基体へのダメージ
を考慮して、エッチングは、ウエット処理あるいはドラ
イ‐ウエット処理が通常用いられる。ところが、ＣＶＤ
酸化膜は熱酸化膜と比較すると脆く、ウエット処理を行
うと横方向へのエッチングが速く進行するので、開口部
が広がり、その結果として下の内壁酸化膜１０９も広が
った形で開口されるので、上記従来技術ではエミッタ形
成用開口部が広がってしまうという問題点があった。そ
して、エミッタ形成用開口部が広がれば勿論、エミッタ
の縮小化が不充分となり、高速性など素子の特性に対し
て大きなマイナス要因となる問題がある。
【００１３】この発明は上記の点に鑑みなされたもので
、エミッタ形成用開口部の拡大を防止し、かつ半導体基
体へのダメージを防止できる半導体装置の製造方法を提
供することを目的とする。
、エミッタ形成用開口部の拡大を防止し、かつ半導体基
体へのダメージを防止できる半導体装置の製造方法を提
供することを目的とする。
【００１４】
【課題を解決するための手段】この発明では、内壁酸化
膜（熱酸化膜）とＣＶＤ酸化膜間に窒化膜を介在させる
。詳細には次のような製造方法とする。まず、半導体基
体上に第１の多結晶半導体膜を形成し、それを耐酸化性
膜をマスクとして選択酸化し、酸化膜を除去することに
より第１の多結晶半導体膜の一部に開口部を形成する。 次に、開口部の内壁に熱酸化膜を形成した後、前記開口
部の内壁を含む全面に窒化膜、ＣＶＤ酸化膜、第２の多
結晶半導体膜を順次形成する。その後、それら３層膜を
順次エッチングして該３層膜を前記開口部の側壁にのみ
残し、さらに開口部底部に露出した前記熱酸化膜をエッ
チング除去する。
膜（熱酸化膜）とＣＶＤ酸化膜間に窒化膜を介在させる
。詳細には次のような製造方法とする。まず、半導体基
体上に第１の多結晶半導体膜を形成し、それを耐酸化性
膜をマスクとして選択酸化し、酸化膜を除去することに
より第１の多結晶半導体膜の一部に開口部を形成する。 次に、開口部の内壁に熱酸化膜を形成した後、前記開口
部の内壁を含む全面に窒化膜、ＣＶＤ酸化膜、第２の多
結晶半導体膜を順次形成する。その後、それら３層膜を
順次エッチングして該３層膜を前記開口部の側壁にのみ
残し、さらに開口部底部に露出した前記熱酸化膜をエッ
チング除去する。
【００１５】
【作用】上記製造方法においては、３層膜を順次エッチ
ングして該３層膜を、選択酸化膜除去跡の開口部の側壁
にサイドウォールとして残すことにより、前記開口部よ
り縮小した開口部（エミッタ形成用開口部）を自己整合
的に形成できる。その際、まず第２の多結晶半導体膜は
異方性のドライ処理でエッチングされ、次にＣＶＤ酸化
膜も、下層の窒化膜により半導体基体に対するダメージ
を防止できるから異方性のドライ処理でエッチングでき
る。続いて、窒化膜も、下層の熱酸化膜で半導体基体に
対するダメージを防止できるから異方性のドライ処理で
エッチングできる。熱酸化膜はウエット処理でエッチン
グする。熱酸化膜は、ＣＶＤ酸化膜と比較して膜が緻密
であること、および極く薄い膜厚であることから、ウエ
ット処理に対してのエッチングレートが低く、オーバー
エッチを行っても大きく横方向へ拡がることはない。
ングして該３層膜を、選択酸化膜除去跡の開口部の側壁
にサイドウォールとして残すことにより、前記開口部よ
り縮小した開口部（エミッタ形成用開口部）を自己整合
的に形成できる。その際、まず第２の多結晶半導体膜は
異方性のドライ処理でエッチングされ、次にＣＶＤ酸化
膜も、下層の窒化膜により半導体基体に対するダメージ
を防止できるから異方性のドライ処理でエッチングでき
る。続いて、窒化膜も、下層の熱酸化膜で半導体基体に
対するダメージを防止できるから異方性のドライ処理で
エッチングできる。熱酸化膜はウエット処理でエッチン
グする。熱酸化膜は、ＣＶＤ酸化膜と比較して膜が緻密
であること、および極く薄い膜厚であることから、ウエ
ット処理に対してのエッチングレートが低く、オーバー
エッチを行っても大きく横方向へ拡がることはない。
【００１６】以上のように上記製造方法では、第２の多
結晶半導体膜、ＣＶＤ酸化膜および窒化膜をドライ処理
の異方性エッチングで横方向に拡がることなくエッチン
グでき、かつ熱酸化膜も横方向に拡がることなくエッチ
ングできるので、エミッタ形成用開口部の拡大を防止で
きる。また、窒化膜までのエッチングにドライ処理を採
用しても、半導体基体に対するダメージが発生しない。
結晶半導体膜、ＣＶＤ酸化膜および窒化膜をドライ処理
の異方性エッチングで横方向に拡がることなくエッチン
グでき、かつ熱酸化膜も横方向に拡がることなくエッチ
ングできるので、エミッタ形成用開口部の拡大を防止で
きる。また、窒化膜までのエッチングにドライ処理を採
用しても、半導体基体に対するダメージが発生しない。
【００１７】なお、熱酸化膜をウエット処理でエッチン
グした時にＣＶＤ酸化膜が横方向にエッチングされたと
しても、その下の窒化膜および熱酸化膜が横方向に拡が
らずにエッチングされているので、エミッタ形成用開口
部の拡大にはならない。
グした時にＣＶＤ酸化膜が横方向にエッチングされたと
しても、その下の窒化膜および熱酸化膜が横方向に拡が
らずにエッチングされているので、エミッタ形成用開口
部の拡大にはならない。
【００１８】
【実施例】以下、この発明の一実施例を図面を参照して
詳細に説明する。図１（ａ）〜（ｃ）および図２（ａ）
〜（ｃ）はこの発明の一実施例を示す工程断面図であり
、図３（ａ）〜（ｃ）および図４（ａ），（ｂ）は図１
（ｃ）〜図２（ｃ）の間の工程を詳細に説明するための
ベース及びエミッタ領域周辺の拡大図である。尚、図１
および図２では図面が煩雑になるのを避けるため、一部
の膜が省略されている。
詳細に説明する。図１（ａ）〜（ｃ）および図２（ａ）
〜（ｃ）はこの発明の一実施例を示す工程断面図であり
、図３（ａ）〜（ｃ）および図４（ａ），（ｂ）は図１
（ｃ）〜図２（ｃ）の間の工程を詳細に説明するための
ベース及びエミッタ領域周辺の拡大図である。尚、図１
および図２では図面が煩雑になるのを避けるため、一部
の膜が省略されている。
【００１９】図１（ａ）は素子分離後、半導体基体上に
約３０００Åの多結晶シリコンを形成し、表面に２００
Å程度のパッド酸化膜（図示せず）を生成したのち、１
０００〜２０００Åの窒化膜をベース電極及びコレクタ
電極形成部分に選択的に形成した状態を示し、２０１は
Ｐ− 型シリコン基板、２０２はＰ− 型シリコン基板
２０１上に形成されたＮ＋ 型埋込拡散層、２０３はＮ
＋ 型埋込拡散層２０２上に形成されたＮ− 型エピタ
キシャル層、２０４はＰ− 型シリコン基板２０１及び
Ｎ＋ 型埋込拡散層２０２上に形成した素子分離酸化膜
、２０５はＮ− 型エピタキシャル層２０３及び素子分
離酸化膜２０４上に形成した多結晶シリコン、２０６ａ
，２０６ｂ，２０６ｃは多結晶シリコン２０５上に選択
的に形成した窒化膜である。Ｎ− 型エピタキシャル層
２０３は、素子分離酸化膜２０４によって、ベース・エ
ミッタ形成領域の第１の島領域２０３ａと、コレクタ形
成領域の第２の島領域２０３ｂに分けられる。
約３０００Åの多結晶シリコンを形成し、表面に２００
Å程度のパッド酸化膜（図示せず）を生成したのち、１
０００〜２０００Åの窒化膜をベース電極及びコレクタ
電極形成部分に選択的に形成した状態を示し、２０１は
Ｐ− 型シリコン基板、２０２はＰ− 型シリコン基板
２０１上に形成されたＮ＋ 型埋込拡散層、２０３はＮ
＋ 型埋込拡散層２０２上に形成されたＮ− 型エピタ
キシャル層、２０４はＰ− 型シリコン基板２０１及び
Ｎ＋ 型埋込拡散層２０２上に形成した素子分離酸化膜
、２０５はＮ− 型エピタキシャル層２０３及び素子分
離酸化膜２０４上に形成した多結晶シリコン、２０６ａ
，２０６ｂ，２０６ｃは多結晶シリコン２０５上に選択
的に形成した窒化膜である。Ｎ− 型エピタキシャル層
２０３は、素子分離酸化膜２０４によって、ベース・エ
ミッタ形成領域の第１の島領域２０３ａと、コレクタ形
成領域の第２の島領域２０３ｂに分けられる。
【００２０】次に、図１（ｂ）に示すように、窒化膜２
０６ａ，２０６ｂ，２０６ｃをマスクとして多結晶シリ
コン２０５を選択酸化し、多結晶シリコン２０５ａ，２
０５ｂ，２０５ｃを形成する。２０７は多結晶シリコン
２０５を酸化して得られた多結晶シリコン酸化膜である
。次に、コレクタ電極としての多結晶シリコン２０５ｃ
上の窒化膜２０６ｃを選択的に除去し、コレクタ電極多
結晶シリコン２０５ｃに燐をイオン注入し、熱処理を行
ってコレクタ電極多結晶シリコン２０５ｃからの拡散で
第２の島領域２０３ｂをコレクタ抵抗低減用Ｎ＋ 型領
域２０８とする。その後、ベース電極としての多結晶シ
リコン２０５ａ，２０５ｂに窒化膜２０６ａ，２０６ｂ
を介して硼素を１〜５×１０１５原子／ｃｍ２ 程度イ
オン注入し、９００℃程度の温度でアニールを行って、
ベース電極多結晶シリコン２０５ａ，２０５ｂ中の硼素
原子濃度を均一化する。次いで、多結晶シリコン酸化膜
２０７のうちエミッタ形成領域部分２０７ａを選択的に
除去し、多結晶シリコン２０５ａ，２０５ｂ間に開口部
２０９を形成した後、その内壁を熱酸化して内壁部に１
００Å程度の内壁酸化膜２１０を形成する。この時、多
結晶シリコン２０５ａ，２０５ｂからの拡散によりＰ＋
型の不活性ベース２１１がエピタキシャル層の第１の
島領域２０３ａ内に形成される。この状態を図１（ｃ）
及び図３（ａ）に示す。尚、内壁酸化膜２１０は、図１
（ｃ）では省略されている。
０６ａ，２０６ｂ，２０６ｃをマスクとして多結晶シリ
コン２０５を選択酸化し、多結晶シリコン２０５ａ，２
０５ｂ，２０５ｃを形成する。２０７は多結晶シリコン
２０５を酸化して得られた多結晶シリコン酸化膜である
。次に、コレクタ電極としての多結晶シリコン２０５ｃ
上の窒化膜２０６ｃを選択的に除去し、コレクタ電極多
結晶シリコン２０５ｃに燐をイオン注入し、熱処理を行
ってコレクタ電極多結晶シリコン２０５ｃからの拡散で
第２の島領域２０３ｂをコレクタ抵抗低減用Ｎ＋ 型領
域２０８とする。その後、ベース電極としての多結晶シ
リコン２０５ａ，２０５ｂに窒化膜２０６ａ，２０６ｂ
を介して硼素を１〜５×１０１５原子／ｃｍ２ 程度イ
オン注入し、９００℃程度の温度でアニールを行って、
ベース電極多結晶シリコン２０５ａ，２０５ｂ中の硼素
原子濃度を均一化する。次いで、多結晶シリコン酸化膜
２０７のうちエミッタ形成領域部分２０７ａを選択的に
除去し、多結晶シリコン２０５ａ，２０５ｂ間に開口部
２０９を形成した後、その内壁を熱酸化して内壁部に１
００Å程度の内壁酸化膜２１０を形成する。この時、多
結晶シリコン２０５ａ，２０５ｂからの拡散によりＰ＋
型の不活性ベース２１１がエピタキシャル層の第１の
島領域２０３ａ内に形成される。この状態を図１（ｃ）
及び図３（ａ）に示す。尚、内壁酸化膜２１０は、図１
（ｃ）では省略されている。
【００２１】次に、硼素を１〜５×１０１３原子／ｃｍ
２ 程度開口部２０９を介してイオン注入して、図２（
ａ）および図３（ｂ）に示すように第１の島領域２０３
ａ内に活性ベース２１２を形成した後、同図に示すよう
に前記開口部２０９の内壁を含む全面に５００Å程度の
窒化膜２１３と、１０００Å程度の酸化膜２１４、さら
には２０００Å程度の多結晶シリコン２１５を順次ＣＶ
Ｄで形成する。尚、図２（ａ）では内壁酸化膜２１０と
ともにＣＶＤ酸化膜２１４が省略されている。この省略
は、以下の図２（ｂ），（ｃ）でも同様である。
２ 程度開口部２０９を介してイオン注入して、図２（
ａ）および図３（ｂ）に示すように第１の島領域２０３
ａ内に活性ベース２１２を形成した後、同図に示すよう
に前記開口部２０９の内壁を含む全面に５００Å程度の
窒化膜２１３と、１０００Å程度の酸化膜２１４、さら
には２０００Å程度の多結晶シリコン２１５を順次ＣＶ
Ｄで形成する。尚、図２（ａ）では内壁酸化膜２１０と
ともにＣＶＤ酸化膜２１４が省略されている。この省略
は、以下の図２（ｂ），（ｃ）でも同様である。
【００２２】次に、異方性のドライエッチング例えば反
応性イオンエッチングを用いて多結晶シリコン２１５を
エッチングし、続いて同様のドライエッチング（異方性
）を用いてＣＶＤ酸化膜２１４，窒化膜２１３を順次エ
ッチングする。さらに、開口部２０９の底部に露出した
内壁酸化膜２１０をエッチングする。この内壁酸化膜２
１０は、下層のシリコン面へのダメージを考慮して、緩
衝弗化水素酸水溶液を用いてエッチングを行う。これら
エッチングにより多結晶シリコン２１５，ＣＶＤ酸化膜
２１４及び窒化膜２１３は図２（ｂ）および図３（ｃ）
に示すように開口部２０９側壁のみに残り、窒化膜２０
６ａと窒化膜２０６ｂで画定される開口部２０９よりも
狭いエミッタ形成用開口部がセルフアラインで開口され
る。この時同時に、図２（ｂ）に示すように、コレクタ
電極多結晶シリコン２０５ｃが露出する。
応性イオンエッチングを用いて多結晶シリコン２１５を
エッチングし、続いて同様のドライエッチング（異方性
）を用いてＣＶＤ酸化膜２１４，窒化膜２１３を順次エ
ッチングする。さらに、開口部２０９の底部に露出した
内壁酸化膜２１０をエッチングする。この内壁酸化膜２
１０は、下層のシリコン面へのダメージを考慮して、緩
衝弗化水素酸水溶液を用いてエッチングを行う。これら
エッチングにより多結晶シリコン２１５，ＣＶＤ酸化膜
２１４及び窒化膜２１３は図２（ｂ）および図３（ｃ）
に示すように開口部２０９側壁のみに残り、窒化膜２０
６ａと窒化膜２０６ｂで画定される開口部２０９よりも
狭いエミッタ形成用開口部がセルフアラインで開口され
る。この時同時に、図２（ｂ）に示すように、コレクタ
電極多結晶シリコン２０５ｃが露出する。
【００２３】次に、図４（ａ）に示すように、縮小され
た開口部を含む全面に３０００Å程度の多結晶シリコン
２１６を堆積し、その表面に２００Å程度の酸化膜２１
７を形成した後、多結晶シリコン２１６に砒素を１×１
０１６原子／ｃｍ２ 程度イオン注入する。
た開口部を含む全面に３０００Å程度の多結晶シリコン
２１６を堆積し、その表面に２００Å程度の酸化膜２１
７を形成した後、多結晶シリコン２１６に砒素を１×１
０１６原子／ｃｍ２ 程度イオン注入する。
【００２４】次に、図４（ｂ）に示すように酸化膜２１
７、多結晶シリコン２１６、窒化膜２０６ａ，２０６ｂ
をエッチングし、多結晶シリコン２１６を前記縮小され
た開口部およびその周辺部分にのみ残す。その後、熱処
理により多結晶シリコン２１６からの拡散で活性ベース
２１２中にエミッタ２１８を形成する。
７、多結晶シリコン２１６、窒化膜２０６ａ，２０６ｂ
をエッチングし、多結晶シリコン２１６を前記縮小され
た開口部およびその周辺部分にのみ残す。その後、熱処
理により多結晶シリコン２１６からの拡散で活性ベース
２１２中にエミッタ２１８を形成する。
【００２５】次に、多結晶シリコン２０５ａ，２０５ｂ
，２１６の表面の薄い酸化膜を除去後、白金を蒸着し、
熱処理を行って図４（ｂ）および図２（ｃ）に示すよう
に多結晶シリコン２０５ａ，２０５ｂ，２０６ｃ，２１
６表面に白金シリサイド２１９を形成する。この時、抵
抗上などシリサイド化しない部分には、上記薄い酸化膜
を残しておく。また、酸化膜上に未反応のまま残った白
金は、王水によって除去する。なお、このシリサイド化
が全く不必要な場合は当然の如く、これらのシリサイド
形成に関連する工程を行う必要はない。次に全面にＣＶ
Ｄ酸化膜２２０を堆積させる。
，２１６の表面の薄い酸化膜を除去後、白金を蒸着し、
熱処理を行って図４（ｂ）および図２（ｃ）に示すよう
に多結晶シリコン２０５ａ，２０５ｂ，２０６ｃ，２１
６表面に白金シリサイド２１９を形成する。この時、抵
抗上などシリサイド化しない部分には、上記薄い酸化膜
を残しておく。また、酸化膜上に未反応のまま残った白
金は、王水によって除去する。なお、このシリサイド化
が全く不必要な場合は当然の如く、これらのシリサイド
形成に関連する工程を行う必要はない。次に全面にＣＶ
Ｄ酸化膜２２０を堆積させる。
【００２６】最後に、図２（ｃ）に示すようにコンタク
トホールを開口し、金属電極配線２２１の形成を行う。 以上により、極度に微細化され、低いベース抵抗並びに
寄生容量の低減がなされた、高速性に優れたバイポーラ
トランジスタが完成する。
トホールを開口し、金属電極配線２２１の形成を行う。 以上により、極度に微細化され、低いベース抵抗並びに
寄生容量の低減がなされた、高速性に優れたバイポーラ
トランジスタが完成する。
【００２７】
【発明の効果】以上詳細に説明したようにこの発明によ
れば、エミッタ形成用開口部を縮小形成する際に、内壁
酸化膜（熱酸化膜）とＣＶＤ酸化膜間に窒化膜を介在さ
せるようにしたので、上層の多結晶半導体膜と同様にＣ
ＶＤ酸化膜も半導体基体にダメージを与えることなく異
方性のドライ処理でエッチングすることが可能となる。 そして、さらに窒化膜も半導体基体にダメージを与える
ことなく異方性のドライ処理でエッチングでき、熱酸化
膜はウエット処理でも横方向に拡がることがないので、
エミッタ形成用開口部を、半導体基体にダメージを与え
ることなく、かつ横方向に拡がることなく形成すること
が可能となる。そして、このようにエミッタ形成用開口
部の拡大が防止されれば、エミッタを充分に縮小して形
成することが可能となり、高速性など素子の特性を改善
することができる。
れば、エミッタ形成用開口部を縮小形成する際に、内壁
酸化膜（熱酸化膜）とＣＶＤ酸化膜間に窒化膜を介在さ
せるようにしたので、上層の多結晶半導体膜と同様にＣ
ＶＤ酸化膜も半導体基体にダメージを与えることなく異
方性のドライ処理でエッチングすることが可能となる。 そして、さらに窒化膜も半導体基体にダメージを与える
ことなく異方性のドライ処理でエッチングでき、熱酸化
膜はウエット処理でも横方向に拡がることがないので、
エミッタ形成用開口部を、半導体基体にダメージを与え
ることなく、かつ横方向に拡がることなく形成すること
が可能となる。そして、このようにエミッタ形成用開口
部の拡大が防止されれば、エミッタを充分に縮小して形
成することが可能となり、高速性など素子の特性を改善
することができる。
【図１】この発明の一実施例の一部を示す工程断面図で
ある。
ある。
【図２】この発明の一実施例の一部を示す工程断面図で
ある。
ある。
【図３】この発明の一実施例の一部を詳細に示す拡大断
面図である。
面図である。
【図４】この発明の一実施例の一部を詳細に示す拡大断
面図である。
面図である。
【図５】従来の製造方法の一部を示す工程断面図である
。
。
【図６】従来の製造方法の一部を示す工程断面図である
。
。
【図７】従来の製造方法の一部を詳細に示す拡大断面図
である。
である。
【図８】従来の製造方法の一部を詳細に示す拡大断面図
である。
である。
２０１ Ｐ− 型シリコン基板
２０５，２０５ａ，２０５ｂ 多結晶シリコン２０６
ａ，２０６ｂ 窒化膜 ２０７ａ 多結晶シリコン酸化膜のエミッタ形成領域
部分 ２０９ 開口部 ２１０ 内壁酸化膜 ２１３ 窒化膜 ２１４ ＣＶＤ酸化膜 ２１５ 多結晶シリコン
ａ，２０６ｂ 窒化膜 ２０７ａ 多結晶シリコン酸化膜のエミッタ形成領域
部分 ２０９ 開口部 ２１０ 内壁酸化膜 ２１３ 窒化膜 ２１４ ＣＶＤ酸化膜 ２１５ 多結晶シリコン
Claims (1)
- 【請求項１】 半導体基体上に第１の多結晶半導体膜
を形成し、それを耐酸化性膜をマスクとして選択酸化し
、酸化膜を除去することにより第１の多結晶半導体膜の
一部に開口部を形成する工程と、前記開口部の内壁に熱
酸化膜を形成した後、前記開口部の内壁を含む全面に窒
化膜、ＣＶＤ酸化膜、第２の多結晶半導体膜を順次形成
する工程と、それら３層膜を順次エッチングして該３層
膜を前記開口部の側壁にのみ残し、さらに開口部底部に
露出した前記熱酸化膜をエッチング除去する工程とを具
備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14663191A JPH04346232A (ja) | 1991-05-23 | 1991-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14663191A JPH04346232A (ja) | 1991-05-23 | 1991-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346232A true JPH04346232A (ja) | 1992-12-02 |
Family
ID=15412104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14663191A Pending JPH04346232A (ja) | 1991-05-23 | 1991-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346232A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153731A (ja) * | 1994-11-29 | 1996-06-11 | Nec Yamagata Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-05-23 JP JP14663191A patent/JPH04346232A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153731A (ja) * | 1994-11-29 | 1996-06-11 | Nec Yamagata Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1140817A (ja) | 半導体装置の製造方法 | |
| JP3346348B2 (ja) | 半導体装置の製造方法 | |
| JPH0581051B2 (ja) | ||
| JPH04346232A (ja) | 半導体装置の製造方法 | |
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| JP3729368B2 (ja) | 半導体装置の製造方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002270838A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3121636B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR100585867B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPS647509B2 (ja) | ||
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| JP2614299B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH04348532A (ja) | 半導体装置およびその製造方法 | |
| JPS6134255B2 (ja) | ||
| JPS62298174A (ja) | 半導体集積回路装置の製造方法 | |
| JP2623575B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01109766A (ja) | 半導体装置の製造方法 | |
| JPH04372136A (ja) | 半導体装置の製造方法 | |
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02135738A (ja) | 半導体装置の製造方法 | |
| JPH04324640A (ja) | バイポーラ型半導体集積回路装置の製造方法 |