JPH04324640A - バイポーラ型半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高集積、高速動作を可
能とするバイポーラ型半導体集積回路装置の製造方法に
関するものである。

【０００２】

【従来の技術】本発明に係る、従来技術として、特開昭
６３−２６１７４６号公報に開示されたものがあり、以
下その製造方法を説明する。

【０００３】図３ないし４（Ａ）〜（Ｆ）は上記製造方
法を説明するための図である。尚、同図では図面が煩雑
になるのを避けるため、一部の膜が省略されている。以
下、同図を用いて、ダブルポリシリコン構造の自己整合
縮小エミッタを採用した高性能トランジスタの従来製造
方法の工程を順次説明する。

【０００４】図３（Ａ）は素子のトレンチ分離後、約３
０００Åの多結晶シリコン（２０６）を形成し、表面を
２００Å程度酸化（図示せず）したのち、１０００〜２
０００Åの窒化膜（２０７ａ，２０７ｃ，２０７ｄ）を
ベース電極部（２０７ａ，２０７ｃ）及びコレクタ電極
部（２０７ｄ）に選択的に形成した状態を示す。尚、同
図において、２０１はＰ−　型シリコン基板、２０２は
Ｐ−　型シリコン基板（２０１）上に形成されたＮ＋　
型埋込拡散層、２０３はＮ＋　型埋込拡散層（２０２）
上に形成されたＮ−　型エピタキシャル層、２０４はＰ
−　型シリコン基板（２０１）及びＮ＋　型埋込拡散層
（２０２）上に形成した素子分離酸化膜、２０６はＮ−
　型エピタキシャル層（２０３）及び素子分離酸化膜（
２０４）上に形成した多結晶シリコン、２０７ａ，２０
７ｃ，２０７ｄは多結晶シリコン（２０６）上に選択的
に形成した窒化膜、２３０は素子分離酸化膜（２０４）
及びＮ＋　型埋込拡散層（２０２）を貫き、Ｐ−　型シ
リコン基板（２０１）に達する素子分離溝をそれぞれ示
す。

【０００５】次に図３（Ｂ）に示す様に多結晶シリコン
（２０６）を選択酸化し、多結晶シリコン（２０６ａ，
２０６ｃ，２０６ｄ）を得る。２０９は多結晶シリコン
（２０６）を酸化して得られた多結晶シリコン酸化膜で
ある。次にコレクタ電極上の窒化膜（２０７ｄ）を選択
的に除去し、コレクタ電極上の多結晶シリコン（２０６
ｄ）に燐原子をイオン注入し、熱処理を行ってコレクタ
抵抗低減用Ｎ＋　型領域（２０５）を形成する。その後
ベース電極部の多結晶シリコン（２０６ａ，２０６ｃ）
に窒化膜（２０７ａ，２０７ｃ）を介して硼素を１〜５
×１０１５原子／ｃｍ２　程度のイオン注入を行ない、
９００℃程度の温度でアニールを行って、ベース電極部
の多結晶シリコン（２０６ａ，２０６ｃ）中の硼素原子
濃度を均一化する。次いで、多結晶シリコン酸化膜（２
０９）のエミッタ形成領域（２０９ｂ）を選択的に除去
し、内壁を酸化して２００Å程度の内壁酸化膜（２１４
）を形成する。さらに多結晶シリコン（２０６ａ，２０
６ｃ）からの拡散によりＰ＋　型の不活性ベース（２１
０）が形成される。この状態を図３（Ｃ）に示す。

【０００６】次に、ＢＦ２　を１〜５×１０１３原子／
ｃｍ２　程度イオン注入して活性ベース（２１１）を形
成したのち、図３（Ｄ）に示す様に全面に１０００Å程
度の酸化膜（２１５）と２０００Å程度の多結晶シリコ
ン（２１６）をＣＶＤで形成する。尚図３（Ｄ）ではＣ
ＶＤ酸化膜（２１５）は省略されている。

【０００７】次に反応性イオンエッチングを用いて多結
晶シリコン（２１６）をエッチングさらに、ＣＶＤ酸化
膜（２１５）、内壁酸化膜（２１４）のエッチングを行
ない、図４（Ｅ）の様にエミッタの開口を行なう。多結
晶シリコン（２１６ｂ）とＣＶＤ酸化膜（２１５ｂ）は
図４（Ｅ）の様に側壁のみに残り、窒化膜（２０７ａ）
と窒化膜（２０７ｃ）で画定される開口部よりも狭いエ
ミッタがセルフアラインで開口される。又同時に、図４
（Ｅ）の様にコレクタ電極多結晶シリコン（２０６ｄ）
が露出する。

【０００８】次に、全面に３０００Å程度の多結晶シリ
コン（２１７）を堆積し、表面に２００Å程度の酸化膜
（２１８）（図示せず）を形成した後、砒素を１×１０
１６原子／ｃｍ２　程度イオン注入する。

【０００９】次に酸化膜（２１８）、多結晶シリコン（
２１７）、窒化膜（２０７ａ，２０７ｃ）をエッチング
し、熱処理により多結晶シリコン（２１７）からの拡散
で活性ベース（２１１）中にエミッタ（２１２）を形成
する。

【００１０】次に、多結晶シリコン（２０６ａ，２０６
ｃ，２１７）の表面の薄い酸化膜を除去後、白金を蒸着
し、熱処理を行って多結晶シリコン表面に白金シリサイ
ド（２１９）を形成する。抵抗上などシリサイド化しな
い部分には、上記薄い酸化膜を残しておく。酸化膜上に
未反応のまま残った白金は王水によって除去する。その
後、全面にＣＶＤ酸化膜（２２０）を堆積する。

【００１１】最後に、図４（Ｆ）の様にコンタクトホー
ルを開口し、金属電極配線（２１３）の形成を行なう。 以上述べた従来技術により極度に微細化された、低いベ
ース抵抗並びに寄生容量の低減を実現した、高速性に優
れたトランジスタを得ることができる。

【００１２】

【発明が解決しようとする課題】しかしながら、以上述
べた従来技術の製造方法においては、図３（Ｂ）に示す
多結晶シリコン酸化膜のエミッタ形成領域（２０９ｂ）
を選択的に除去する際、主にレジストをマスクとして、
他の薄膜との選択比が高いうえ、等方的なエッチングが
可能とされる緩衝性弗化水素酸水溶液を使用する。しか
し、この時除去する酸化膜厚は１．０μｍ　程度と厚い
ため、エッチングに要する時間が２０分以上の長時間に
わたってしまう。このように、Ｗｅｔによるエッチング
が長時間化した場合、マスクとなるレジストとウェハの
間に緩衝性弗化水素酸水溶液がしみ込んで、フィールド
領域の酸化膜をエッチングし、平坦性を損なうおそれが
ある。さらに、トレンチ溝上部の酸化膜（キャップ酸化
膜）がエッチングされて、埋込多結晶シリコンが露出し
たままでその上層に電極形成がなされた場合には、配線
−基板間容量が大幅に増大し、高速性の観点からいえば
、致命的な障害となる問題点があった。

【００１３】本発明は、以上述べた従来技術に認められ
る多結晶シリコン酸化膜のエミッタ形成領域を選択的に
除去する際、マスク材のレジストとウェハの間に、エッ
チング液がしみ込むことが起因となる問題点を除去する
ため、マスク材としてレジストを使用する必要のない半
導体集積回路装置の製造方法を提供することを目的とす
る。

【００１４】

【課題を解決するための手段】本発明は前述の課題解決
のため、半導体集積回路装置の製造方法において、第１
の多結晶シリコンをフォトリソグラフィによってエミッ
タ領域を含むベース電極を形成し、エミッタ領域は次に
選択酸化を行なう。従って、選択酸化されない多結晶シ
リコンの部分はベース電極を形成することになる。この
多結晶シリコンに第２導電型不純物（高濃度の硼素）を
導入し、エミッタ形成領域の多結晶シリコン酸化膜を選
択酸化時にマスクとして用いたシリコン窒化膜をエッチ
ングのマスク材として用いて除去したのち、除去領域内
壁を酸化すると共に、多結晶シリコンから第２導電型の
第１領域（高濃度不活性ベース）を拡散形成し、また第
２導電型不純物の導入により第１領域に延在する第２領
域（活性ベース）を形成する。次に全表面にＣＶＤ酸化
膜と第２の多結晶シリコンを積層し、反応性イオンエッ
チングにより第２の多結晶シリコンを側壁に残して、第
２導電型の第２領域を露出させる。次に第３の多結晶シ
リコンを前記露出した第２導電型の第２領域に接して形
成し、第１導電型不純物（砒素）を拡散して、第１導電
型の第３領域を形成し、さらに第１及び第３の多結晶シ
リコン表面の一部もしくは全部を必要に応じてシリサイ
ド化してのち、金属配線層を形成するようにしたもので
ある。

【００１５】

【作用】前述のように本発明では、多結晶シリコン酸化
膜のエミッタ形成領域を除去する際、窒化膜等からなる
耐酸化性膜をマスク材として用いる為、マスク材とウェ
ハとの間にエッチング液（緩衝性弗化水素酸水溶液）の
侵入がない。このため、フィールド領域の平坦性が損な
われず、また、トレンチ溝上部のキャップ酸化膜がエッ
チングされて、埋込多結晶シリコンが露出することもな
くなるため、溝の上層に電極形成がされた場合でも、配
線−基板間容量が抑制される。

【００１６】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１ないし２（Ａ）〜（Ｆ）は本発明の一実
施例を示す工程断面図であり、図面が煩雑になるのを避
けるため、一部の膜が省略されている。同図を用いて本
発明に係る二層ポリシリコン構造の自己整合縮小エミッ
タを採用した高性能トランジスタの製造方法の工程を順
次説明する。

【００１７】図１（Ａ）は素子のトレンチ分離後約３０
００Åの多結晶シリコン（１０６Ａ，１０６ｄ）を形成
し、公知のフォトリソグラフィ技術によって、エミッタ
領域を含むベース電極部（１０６Ａ）及びコレクタ電極
部（１０６ｄ）を選択的に形成し、さらに全面に２００
Å程度のパッド酸化膜（図示せず）を生成したのち、１
０００〜２０００Åの窒化膜（１０７Ａ，１０７Ｂ）を
形成し、エミッタ領域となるべき領域のみ異方性エッチ
ングによって除去された状態を示す。尚、同図において
１０１はＰ−　型シリコン基板、１０２はＰ−　シリコ
ン基板（１０１）上に形成されたＮ＋　型埋込拡散層、
１０３はＮ＋　型埋込拡散層（１０２）上に形成された
Ｎ−　型エピタキシャル層、１０４はＮ＋　型埋込拡散
層（１０２）に形成した素子分離酸化膜、１０６Ａ，１
０６ｄはＮ−　型エピタキシャル層（１０３）及び素子
分離酸化膜（１０４）上に選択的に形成した多結晶シリ
コン、１０７Ａ，１０７Ｂは素子分離酸化膜（１０４）
及び多結晶シリコン（１０６Ａ，１０６ｄ）上に選択的
に形成した窒化膜、１３０は素子分離酸化膜（１０４）
、及びＮ＋　型埋込拡散層（１０２）を貫き、Ｐ−　型
シリコン基板（１０１）に達する素子分離溝をそれぞれ
示す。

【００１８】次に図１（Ｂ）に示すように多結晶シリコ
ン（１０６Ａ）を選択酸化し、多結晶シリコン（１０６
ａ，１０６ｃ）を得る。１０９は多結晶シリコン（１０
６）を酸化して得られた多結晶シリコン酸化膜である。

【００１９】次に図１（Ｃ）に示すように、コレクタ電
極上の窒化膜（１０７Ｂ）を選択的に除去し、窒化膜（
１０７ｃ，１０７ｄ）を得たあと、コレクタ電極上の多
結晶シリコン（１０６ｄ）にリン原子をイオン注入し、
熱処理を行なって、コレクタ抵抗低減用Ｎ＋　型領域（
１０５）を形成する。その後ベース電極部の多結晶シリ
コン（１０６ａ，１０６ｃ）に窒化膜（１０７Ａ，１０
７ｃ）を介して硼素を１〜５×１０１５原子／ｃｍ２　
程度のイオン注入を行ない、９００℃程度の温度でアニ
ールを行なって、ベース電極部の多結晶シリコン（１０
６ａ，１０６ｃ）中の硼素原子濃度を均一化する。次い
で多結晶シリコン酸化膜（１０９）を窒化膜（１０７Ａ
，１０７ｃ，１０７ｄ）をマスクとして除去し、内壁を
酸化して２００Å程度の内壁酸化膜（１１４）を形成す
る。さらに多結晶シリコン（１０６ａ，１０６ｃ）から
の拡散により、Ｐ＋　型不活性ベース（１１０）が形成
される。この状態を図１（Ｃ）に示す。

【００２０】次に、ＢＦ２　を１〜５×１０１３原子／
ｃｍ２　程度イオン注入して活性ベース（１１１）を形
成したのち、図１（Ｄ）に示すように全面に１０００Å
程度の酸化膜（図示せず）と、２０００Å程度の多結晶
シリコン（１１６）をＣＶＤで形成する。

【００２１】次に、反応性イオンエッチングを用いて多
結晶シリコン（１１６）をエッチングし、さらにＣＶＤ
酸化膜（図示せず）、内壁酸化膜（１１４）のエッチン
グを行ない、図２（Ｅ）のようにエミッタの開口を行な
う。多結晶シリコン（１１６ｂ）と、ＣＶＤ酸化膜（図
示せず）、内壁酸化膜（１１４ｂ）は図２（Ｅ）のよう
に側壁のみに残り、窒化膜（１０７Ａ）と窒化膜（１０
７ｃ）で画定される開口部よりも狭いエミッタがセルフ
アラインで開口される。また同時に、図２（Ｅ）のよう
にコレクタ電極多結晶シリコン（１０６ｄ）が露出する
。さらに、図２（Ｅ）のように、断差の側壁部に多結晶
シリコン（１１６ａ，１１６ｃ，１１６ｄ）を残存させ
る。

【００２２】次に３０００Å程度の多結晶シリコン（１
１７）を全面に堆積し、表面に２００Å程度の酸化膜（
図示せず）を形成した後、砒素を１×１０１６原子／ｃ
ｍ２　程度イオン注入する。続いて、エミッタ領域以外
の酸化膜（図示せず）、多結晶シリコン（１１７）、多
結晶シリコン（１１６ａ，１１６ｃ，１１６ｄ）、窒化
膜（１０７Ａ，１０７ｃ，１０７ｄ）をエッチングし、
熱処理により、多結晶シリコン（１１７）からの拡散で
活性ベース（１１１）中にエミッタ（１１２）を形成す
る。

【００２３】次に、多結晶シリコン（１０６ａ，１０６
ｃ，１０６ｄ，１１７）の表面の薄い酸化膜を除去した
後、白金を蒸着し、熱処理を行なって多結晶シリコン表
面に白金シリサイド（１１９）を形成する。抵抗上など
シリサイド化しない部分には、上記薄い酸化膜を残して
おく。酸化膜上に未反応のまま残った白金は王水によっ
て除去する。シリサイド化が全く不必要な場合は、当然
のことながらこれらのシリサイド形成に関連する工程を
行なう必要はない。次に、全面にＣＶＤ酸化膜（１２０
）を堆積する。

【００２４】最後に、図２（Ｆ）に示すようにコンタク
トホールを開口し、金属電極配線（１１３）の形成を行
なう。以上述べた本発明の実施例による製造方法によっ
て、極度に微細化された、低いベース抵抗並びに寄生容
量の低減が実現された高速性に優れたトランジスタを得
ることができる。

【００２５】

【発明の効果】以上、詳細に説明したように本発明によ
れば、多結晶シリコン酸化膜のエミッタ形成領域を除去
する際、耐酸化性膜である窒化膜をマスク材として用い
ている為、マスク材とウェハとの間にエッチング液（緩
衝性弗化水素酸水溶液）の侵入がない。このため、従来
技術の製造方法による場合と異なり、フィールド領域の
平坦性が損なわれず、また、トレンチ溝上部のキャップ
酸化膜がエッチングされて、埋込多結晶シリコンが露出
することもなくなるため、溝の上層に電極形成がされた
場合でも、配線−基板間容量が抑制される。このため、
素子のもつ高速性能を充分引き出すことができる。

【図面の簡単な説明】

【図１】本発明の実施例の製造工程断面図（その１）

【
図２】本発明の実施例の製造工程断面図（その２）

【図
３】従来例の製造工程断面図（その１）

【図４】従来例
の製造工程断面図（その２）

【符号の説明】

１０５　　　　コレクタ抵抗低減用Ｎ＋　型領域１０６
　　　　多結晶シリコン １０７　　　　窒化膜 １０９　　　　多結晶シリコン酸化膜 １１０　　　　不活性ベース １１１　　　　活性ベース １１４　　　　内壁酸化膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　バイポーラ型半導体集積回路装置の製
   造に当たって、（ａ）一主面に第１導電型の島領域を有
   するシリコン基体の選択された領域に、第１の多結晶シ
   リコンを形成し、該第１の多結晶シリコンの存在しない
   領域全面と、該第１の多結晶シリコンの選択された表面
   に耐酸化性膜を形成する工程と、（ｂ）前記第１の多結
   晶シリコンを前記耐酸化性膜をマスクとして選択酸化す
   る工程と、（ｃ）前記第１の多結晶シリコン酸化膜を、
   前記耐酸化性膜をマスクとして除去する工程とを有する
   ことを特徴とするバイポーラ型半導体集積回路装置の製
   造方法。
2. 【請求項２】　　バイポーラ型半導体集積回路装置の製
   造に当たって、（ａ）一主面に第１導電型の島領域を有
   するシリコン基体の選択された領域に、第１の多結晶シ
   リコンを形成し、該第１の多結晶シリコンの存在しない
   領域全面と、該第１の多結晶シリコンの選択された表面
   に耐酸化性膜を形成する工程と、（ｂ）前記第１の多結
   晶シリコンを前記耐酸化性膜をマスクとして選択酸化し
   、残存した第１の多結晶シリコンの少なくとも一部に前
   記耐酸化性膜を介して第２導電型不純物を導入する工程
   と、（ｃ）前記第１の多結晶シリコン酸化膜を、前記耐
   酸化性膜をマスクとして除去し、前記島領域の一部を露
   出する工程と、（ｄ）露出された前記島領域の表面と前
   記第１の多結晶シリコンの側壁に薄い酸化膜を形成し、
   露出されない前記島領域に第２導電型の第１領域を形成
   する工程と、（ｅ）前記薄い酸化膜を介して前記島領域
   に第２導電型不純物を導入し、前記第１領域に延在する
   第２導電型の第２領域を形成する工程と、（ｆ）全面に
   ＣＶＤ酸化膜と第２の多結晶シリコンを形成し、異方性
   エッチングにより前記第１の多結晶シリコン酸化膜の除
   去領域の側壁部のみに第２の多結晶シリコンを残存させ
   る工程と、（ｇ）露出したＣＶＤ酸化膜と前記薄い酸化
   膜をエッチングし、前記第２領域を露出する工程と、（
   ｈ）第３の多結晶シリコンを全面に形成し、選択された
   領域に感光性樹脂を形成し、該感光性樹脂の存在しない
   領域の前記第３の多結晶シリコン及び断差側壁部に残存
   されている第２の多結晶シリコンを除去する工程と、（
   ｉ）前記第３の多結晶シリコンから第１導電型不純物を
   拡散し、前記第２領域内に第１導電型の第３領域を形成
   する工程とを具備して成ることを特徴とするバイポーラ
   型半導体集積回路装置の製造方法。
3. 【請求項３】　　第１導電型をＮ型、第２導電型をＰ型
   、第１導電型不純物を砒素またはリン、第２導電型不純
   物を硼素または硼素を含む化合物、耐酸化性膜を窒化膜
   としたことを特徴とする請求項１記載のバイポーラ型半
   導体集積回路装置の製造方法。