KR950004485A - 유전체막 형성방법 - Google Patents

유전체막 형성방법 Download PDF

Info

Publication number
KR950004485A
KR950004485A KR1019930012449A KR930012449A KR950004485A KR 950004485 A KR950004485 A KR 950004485A KR 1019930012449 A KR1019930012449 A KR 1019930012449A KR 930012449 A KR930012449 A KR 930012449A KR 950004485 A KR950004485 A KR 950004485A
Authority
KR
South Korea
Prior art keywords
dielectric film
film
forming
conductor
dielectric
Prior art date
Application number
KR1019930012449A
Other languages
English (en)
Other versions
KR100244400B1 (ko
Inventor
허상범
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930012449A priority Critical patent/KR100244400B1/ko
Publication of KR950004485A publication Critical patent/KR950004485A/ko
Application granted granted Critical
Publication of KR100244400B1 publication Critical patent/KR100244400B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 제조공정중 유전체막 형성방법에 관한 것으로 저압화학기상증착법으로 저온에서 비정질실리콘막으로 이루어지는 유전체막을 형성하는 단계와, 열화로의 변화없이 인시튜 공정으로 상기 유전체막 상에 전도체인 다결정실리콘막을 형성하는 단계를 포함하여 이루어짐으로써 첫째, 유전체막과 전도체 막을 동일장비 내에서 형성할 수 있어 외부에 노출되지 않으므로 오염입자 흡착가능성이 그만큼 줄어들고, 이동이 없으므로 마찰에 의한 오염입자 발생률이 줄어들고 둘째, 전도체막과 동일한 성질의 막이 방법을 달리해 형성되므로 각종 팽창률, 수축율 등의 차이로 인한 손실이 극소화 되며 세째, 비정질 유전체막의 증착률이 아주 낮으므로 균일한 특성, 균일한 두께의 막을 형성할 수 있는 효과를 얻을 수 있다.

Description

유전체막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (3)

  1. 반도체 소자의 제조공정중 유전체막 형성방법에 있어서, 저압화학기상증착법으로 저온에서 비정질실리콘막으로 이루어지는 유전체막을 형성하는 단계와, 열화로의 변화없이 인 시튜 공정으로 상기 유전체막 상에 전도체인 다결정실리콘막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 유전체막 형성방법.
  2. 제1항에 있어서, 상기 유전체막을 게이트절연막인 것을 특징으로 하는 유전체막 형성방법.
  3. 제2항에 있어서, 상기 유전체막은 저온 SiH4를 이용한 비정질실리콘막인 것을 특징으로 하는 유전체막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930012449A 1993-07-02 1993-07-02 유전체막 형성방법 KR100244400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930012449A KR100244400B1 (ko) 1993-07-02 1993-07-02 유전체막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012449A KR100244400B1 (ko) 1993-07-02 1993-07-02 유전체막 형성방법

Publications (2)

Publication Number Publication Date
KR950004485A true KR950004485A (ko) 1995-02-18
KR100244400B1 KR100244400B1 (ko) 2000-03-02

Family

ID=19358655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012449A KR100244400B1 (ko) 1993-07-02 1993-07-02 유전체막 형성방법

Country Status (1)

Country Link
KR (1) KR100244400B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651316B1 (ko) * 2023-06-07 2024-03-25 엘지전자 주식회사 항균 유리 조성물 및 그 항균 유리 분말 제조 방법과, 이를 포함하는 가전제품
KR102653469B1 (ko) * 2023-04-17 2024-03-29 엘지전자 주식회사 항균 유리 조성물 및 그 항균 유리 분말 제조 방법과, 이를 포함하는 가전제품

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653469B1 (ko) * 2023-04-17 2024-03-29 엘지전자 주식회사 항균 유리 조성물 및 그 항균 유리 분말 제조 방법과, 이를 포함하는 가전제품
KR102651316B1 (ko) * 2023-06-07 2024-03-25 엘지전자 주식회사 항균 유리 조성물 및 그 항균 유리 분말 제조 방법과, 이를 포함하는 가전제품

Also Published As

Publication number Publication date
KR100244400B1 (ko) 2000-03-02

Similar Documents

Publication Publication Date Title
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
KR950004485A (ko) 유전체막 형성방법
KR940008049A (ko) 집적 회로 제조 방법
KR940012609A (ko) 디램셀의 저장전극 제조방법
KR970003426A (ko) 반도체 장치의 제조 방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR950015640A (ko) 절연막 형성방법
KR970003470A (ko) 실리콘 전극의 제조 방법
KR970052785A (ko) 반도체 소자 제조방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR970023720A (ko) 반도체 장치의 접촉홀 형성 방법
KR960002571A (ko) 반도체소자의 게이트전극 형성방법
KR950025984A (ko) 캐패시터 제조방법
KR970003708A (ko) 반도체 소자의 게이트 전극의 제조방법
KR940003012A (ko) 반도체장치의 제조방법
KR920001639A (ko) 앤-모스 셀의 고집적 기억소자 제조방법
KR980005410A (ko) 반도체 소자에서의 폴리실리콘 제조방법
KR970052924A (ko) 반도체소자의 도전배선 형성방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR950015556A (ko) 자연산화막 성장억제 방법
KR950021565A (ko) 캐패시터 제조방법
KR980005454A (ko) 반도체 소자의 게이트 전극 형성 방법
KR950034509A (ko) 반도체소자의 다결정 실리콘층 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee