KR920001639A - 앤-모스 셀의 고집적 기억소자 제조방법 - Google Patents

앤-모스 셀의 고집적 기억소자 제조방법 Download PDF

Info

Publication number
KR920001639A
KR920001639A KR1019900008626A KR900008626A KR920001639A KR 920001639 A KR920001639 A KR 920001639A KR 1019900008626 A KR1019900008626 A KR 1019900008626A KR 900008626 A KR900008626 A KR 900008626A KR 920001639 A KR920001639 A KR 920001639A
Authority
KR
South Korea
Prior art keywords
cell
forming
capacitor
memory device
integrated memory
Prior art date
Application number
KR1019900008626A
Other languages
English (en)
Other versions
KR930010824B1 (ko
Inventor
이창재
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900008626A priority Critical patent/KR930010824B1/ko
Publication of KR920001639A publication Critical patent/KR920001639A/ko
Application granted granted Critical
Publication of KR930010824B1 publication Critical patent/KR930010824B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

앤-모스 셀의 고집적 기억소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본발명의 공정순서를 나타낸 단면도.
제2도는 본발명에 따른 평면도.
제3도는 본발명 웨이펴의 일부를 절개하여 단면으로 나타낸 사시도.

Claims (4)

  1. 실리콘 기판에 RIE 기술로 필드 영역을 에칭한 후 셀과 셀을 격리시키기 위한 필드 산화막을 화학증착법으로 TEOS 막으로 채워서 형성하는 공정:커패시터를 형성할 영역의 절연막만을 각 셀의 커패시터와 커패시터를 전기적으로 격리시킬 수 있는 두께만큼 남게 재거한 후 노출된 셀의 3면의 벽에 n+ 확산층을 형성하는 공정;케이트와 커패시터의유전체가 될 절연막을 형성하고 n+도핑된 다결정 실리콘을 이용하여 게이트 전극과 플레이트 전극을 형성하는 공정을 순차적으로 실시함을 특징으로 하는 앤-모스 셀의 고집적 기억소자 제조방법.
  2. 제1항에 있어서, 셀의 3면의 벽에 형성되는 n+확산층을 커패시터이 노드로 이용함을 특징으로 하는 앤-모스 셀의 고집적 기억소자 제조방법.
  3. 제1항에 있어서, 동일 폴리에 의하여 게이트 전극과 커패시터 플레이트 전극이 동시에 형성됨을 특징으로 하는 앤-모스 셀의 고집적 기억소자 제조방법.
  4. 제1항에 있어서, TEOS막 재거시 이 TEOS막을 5000A 남게 함을 특징으로 하는 앤-모스 셀의 고집적 기억소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900008626A 1990-06-12 1990-06-12 앤-모스 셀의 고집적 기억소자 제조방법 KR930010824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900008626A KR930010824B1 (ko) 1990-06-12 1990-06-12 앤-모스 셀의 고집적 기억소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900008626A KR930010824B1 (ko) 1990-06-12 1990-06-12 앤-모스 셀의 고집적 기억소자 제조방법

Publications (2)

Publication Number Publication Date
KR920001639A true KR920001639A (ko) 1992-01-30
KR930010824B1 KR930010824B1 (ko) 1993-11-12

Family

ID=19300017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008626A KR930010824B1 (ko) 1990-06-12 1990-06-12 앤-모스 셀의 고집적 기억소자 제조방법

Country Status (1)

Country Link
KR (1) KR930010824B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071993A (ko) * 2001-03-08 2002-09-14 주식회사 하이닉스반도체 필드지역에 다중 트렌치형 강유전체 커패시터를 가지는강유전체 메모리 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071993A (ko) * 2001-03-08 2002-09-14 주식회사 하이닉스반도체 필드지역에 다중 트렌치형 강유전체 커패시터를 가지는강유전체 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR930010824B1 (ko) 1993-11-12

Similar Documents

Publication Publication Date Title
KR940022840A (ko) 반도체 장치의 메모리셀 제조방법 및 구조
US4123300A (en) Integrated circuit process utilizing lift-off techniques
KR920001639A (ko) 앤-모스 셀의 고집적 기억소자 제조방법
KR920001728A (ko) 엔-모스 셀의 고집적 기억소자 제조방법
KR930011236A (ko) 반도체 기억장치의 적층캐패시터 제조방법
KR940004823A (ko) 반도체 소자의 캐패시터 제조방법
KR930014966A (ko) 트랜치형 비트라인을 갖는 캐패시터 셀 제조방법
KR960002786A (ko) 반도체 소자의 커패시터 제조방법
KR910013548A (ko) 트렌치-스택 디램셀의 구조 및 그 제조방법
KR940008072A (ko) 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법
KR920015566A (ko) 메모리 셀 제조방법
KR910017684A (ko) 메모리 셀 커패시터 제조방법
KR950004563A (ko) 반도체 기억장치 제조방법
KR900017148A (ko) 고집적 트렌치형 디램 셀의 제조방법
KR920003471A (ko) T형 게이트의 스택셀 제조방법
KR960043203A (ko) 반도체장치의 제조방법
KR970054031A (ko) 반도체 소자의 캐패시터 제조 방법
KR940001395A (ko) 디램 셀의 구조 및 제조방법
KR930001403A (ko) 반도체 장치의 캐패시터 제조방법
KR920008932A (ko) 이중 커패시터 스택구조의 메모리셀 제조방법
KR970003705A (ko) 반도체 소자의 게이트 전극의 절연 방법
KR930015009A (ko) 디램 셀 제조방법
KR940001418A (ko) 반도체 소자의 전하저장전극 제조 방법
KR930015005A (ko) 디램셀의 제조방법
KR970024179A (ko) 캐패시터의 전하저장 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 17

EXPY Expiration of term