KR940001395A - 디램 셀의 구조 및 제조방법 - Google Patents
디램 셀의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR940001395A KR940001395A KR1019920010357A KR920010357A KR940001395A KR 940001395 A KR940001395 A KR 940001395A KR 1019920010357 A KR1019920010357 A KR 1019920010357A KR 920010357 A KR920010357 A KR 920010357A KR 940001395 A KR940001395 A KR 940001395A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- dram cell
- junction
- polysilicon
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 239000003990 capacitor Substances 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 238000003860 storage Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 64메가 디램급에 적당하도록 한 디램 셀의 구조 및 제조방법에 관한것으로 기판(17)상에 제1절연막과 제2절연막이 적층되고 제1,제2절연막에 걸쳐 수직방향으로 통상의 거패시터가 형성되며 커패시터 사이의 제1,제2절연막 사이에는 게이트(20)와 정션(21)으로 된 트랜지스터가 형성되고 게이트(20)사이의 정선(21)에는 비트라인(22)이 연결되어 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 종래의 트랜치형 디램 셀 구조 단면도.
제3도는 본 발명의 디램 셀 공정 단면도.
Claims (3)
- 기판(17)상에 제1절연막과 제2절연막이 적층되고 상기 제1, 제2절연막에 걸쳐 수직방향으로 스토리지노드용 폴리실리콘(24), 유전체(25), 플레이트용 폴리실리콘(26)으로된 통상의 커패시터가 형성되며, 상기 커패시터들 사이의 제1, 제2절연막 사이에는 게이트(20)와 정션(21)으로 된 트랜지스터가 형성되고 상기 게이트(20) 사이의 정션(21)에는 비트라인(22)이 연결되어 이루어짐을 특징으로 하는 디램 셀의 구조.
- 기판(17)상에 제1절연막과 액티브 영역용 실리콘(19)을 차례로 형성하는 공정과, 상기 실리콘(19)을 에치하여 액티브 영역을 한정하는 공정과, 상기 액티브 영역에 게이트(20)를 형성하고 이온주입에 의한 정션(21)을 형성하는 공정과, 상기 게이트(20) 사이의 정션(21)에 연결되게 비트라인(22)을 형성하고 제2절연막을 형성하는 공정과, 상기 트랜지스터 영역의 양측으로 기판(17) 표면까지 콘택홀을 형성하고 스토리지노드용 폴리실리콘(24)을 형성하는 공정과, 유전체(25)를 형성하고 플레이트용 폴리실리콘(26)을 형성하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 디램 셀의 제조방법
- 제2항에 있어서, 제1, 제2절연막으로 CVD 산화막(18)(23)을 사용함을 특징으로 하는 디램 셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010357A KR950012551B1 (ko) | 1992-06-15 | 1992-06-15 | 디램 셀의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010357A KR950012551B1 (ko) | 1992-06-15 | 1992-06-15 | 디램 셀의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001395A true KR940001395A (ko) | 1994-01-11 |
| KR950012551B1 KR950012551B1 (ko) | 1995-10-18 |
Family
ID=19334697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920010357A KR950012551B1 (ko) | 1992-06-15 | 1992-06-15 | 디램 셀의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950012551B1 (ko) |
-
1992
- 1992-06-15 KR KR1019920010357A patent/KR950012551B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012551B1 (ko) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004368B1 (ko) | 분리병합형 홈의 구조를 갖는 d램셀과 그 제조방법 | |
| KR970054137A (ko) | 반도체 메모리 셀 구조 및 그 제조방법 | |
| KR960019727A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| US5262670A (en) | Vertically stacked bipolar dynamic random access memory | |
| KR940001395A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR0126114B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR940001396A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR920015536A (ko) | 디램셀의 스택커패시터 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR930006921A (ko) | 반도체 메모리 장치의 제조방법 및 그 구조 | |
| KR20030002315A (ko) | 반도체 소자 | |
| KR960002791A (ko) | 반도체 메모리 소자의 구조 및 제조방법 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940022835A (ko) | 한쌍의 반도체 메모리 셀 및 그 제조방법 | |
| KR920001639A (ko) | 앤-모스 셀의 고집적 기억소자 제조방법 | |
| KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 | |
| KR950004556A (ko) | 스태틱 램 셀 제조방법 | |
| KR940003045A (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR970053889A (ko) | 캐패시터 제조 방법 | |
| KR950021584A (ko) | 반도체 기억소자 형성방법 | |
| KR920013721A (ko) | 고집적 모스소자의 커패시터 제조방법 | |
| KR950030370A (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |