KR940001396A - 디램 셀의 구조 및 제조방법 - Google Patents
디램 셀의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR940001396A KR940001396A KR1019920010358A KR920010358A KR940001396A KR 940001396 A KR940001396 A KR 940001396A KR 1019920010358 A KR1019920010358 A KR 1019920010358A KR 920010358 A KR920010358 A KR 920010358A KR 940001396 A KR940001396 A KR 940001396A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- insulating film
- gate
- active region
- depositing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Abstract
본 발명은 64메가 디램급에 적당하도록 한 디램 셀의 구조 및 제조방법에 관한것으로 기판(17)상에 제1절연막을 사이에 두고 플레이트용 폴리실리콘(19), 유전체(20), 스토리지노드용 폴리실리콘(21)으로 된 커페시터가 형성되고 제1절연막의 액티브 영역에 게이트(22)가 형성되며 커패시터 상부와ㅏ 게이트(22)사이의 액티브 영역에 정션(23)이 형성되고 게이트(22)사이의 정션에 이어지게 제2절연막을 매개로 하여 비트라인(25)이 형성되어 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 디램 셀 공정 단면도.
Claims (5)
- 기판(17)상에 제1절연막을 사이에 두고 플레이트용 폴리실리콘(19), 유전체(20), 스토리지노드용 폴리실리콘(21)으로 된 커패시터가 형성되고, 상기 제1절연막상의 액티브 영역에 게이트(22)가 형성되며, 상기 커패시터 상부와 게이트(22) 사이의 액티브 영역에 정션(23)이 형성되고, 상기 게이트(23) 사이의 정션에 이어지게 제2절연막을 매개로 하여 비트라인(25)이 형성됨을 특징으로 하는 디램 셀의 구조.
- 기판(17)상에 제1절연막을 증착하고 기판(17)표면까지 콘택홀을 형성하는 공정과, 전표면에 플레이트용 폴리실리콘(19)을 증착하고 에치백하는 공정과, 유전체(20)를 형성하고 스토리지노드용 폴리실리콘(21)을 증착하는 공정과, 액티브로 사용할 폴리실리콘을 증착하고 액티브 영역을 형성하는 공정과, 상기 액티브 영역상에 게이트(22)를 형성하고 이온주입으로 정션(23)을 형성하는 공정과, 전표면에 제2절연막을 증착하고 콘택홀을 형성하여 비트라인(25)을 형성하는 공정을 순차적으로 실시함을 특징으로 하는 디램 셀의 제조방법.
- 제2항에 있어서, 제1절연막과 제2절연막으로 산화막(18)(24)을 사용함을 특징으로 하는 디램 셀의 제조방법.
- 제2항에 있어서, 액티브 영역으로 사용되는 폴리실리콘은 도핑되지 않은 폴리실리콘을 사용함을 특징으로 하는 디램 셀의 제조방법.
- 제2항에 있어서, 플레이트용 폴리실리콘(19)과 스토리지노드용 폴리실리콘(21)은 도핑된 폴리실리콘을 사용함을 특징으로 하는 디램 셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010358A KR950012552B1 (ko) | 1992-06-15 | 1992-06-15 | 디램 셀의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010358A KR950012552B1 (ko) | 1992-06-15 | 1992-06-15 | 디램 셀의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001396A true KR940001396A (ko) | 1994-01-11 |
| KR950012552B1 KR950012552B1 (ko) | 1995-10-18 |
Family
ID=19334699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920010358A KR950012552B1 (ko) | 1992-06-15 | 1992-06-15 | 디램 셀의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950012552B1 (ko) |
-
1992
- 1992-06-15 KR KR1019920010358A patent/KR950012552B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012552B1 (ko) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001045A (ko) | 스택 커패시터 dram 셀 및 그의 제조방법 | |
| KR920020724A (ko) | 초고집적 반도체 메모리장치의 제조방법 | |
| KR940022840A (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
| KR940001396A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR940001395A (ko) | 디램 셀의 구조 및 제조방법 | |
| JPH02267962A (ja) | 半導体メモリセルとその製造方法 | |
| KR950007113A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR940003035A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR940018978A (ko) | 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 | |
| KR950021664A (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 | |
| KR900017147A (ko) | 다이나믹 램 셀 및 그의 제조방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 | |
| KR930001432A (ko) | 디램셀의 구조 및 제조방법 | |
| KR940003045A (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR920020721A (ko) | 고속 초고집적 반도체 메모리의 제조방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| KR920020727A (ko) | 자기 정렬콘택 제조방법 | |
| TW249299B (en) | Process for DRAM with capacitor | |
| KR920003471A (ko) | T형 게이트의 스택셀 제조방법 | |
| JPS63114248A (ja) | 半導体集積回路装置 | |
| KR920015536A (ko) | 디램셀의 스택커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |