KR950021090A - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR950021090A KR950021090A KR1019930029780A KR930029780A KR950021090A KR 950021090 A KR950021090 A KR 950021090A KR 1019930029780 A KR1019930029780 A KR 1019930029780A KR 930029780 A KR930029780 A KR 930029780A KR 950021090 A KR950021090 A KR 950021090A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- forming
- stop layer
- semiconductor device
- etch stop
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005137 deposition process Methods 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 콘택형성 방법에 관한 것으로, 절연산화막 형성전에 식각방지층을 접합영역 상부에만 형성하고 콘택 형성후 식각방지층을 제거하는 반도체 소자의 콘택 형성방법에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제f도는 본 발명에 따른 반도체 소자의 콘택형성 방법을 설명하기 위한 소자의 단면도.
Claims (1)
- 반도체 소자의 콘택 형성방법에 있어서, 실리콘 기판(1)상에 소자의 분리를 위한 필드 산화막(2), 게이트영역(3), 스페이서 산화막(9) 및 n+또는 p+이온이 주입된 접합영역(4)을 형성하고, 상기 기판(1) 상부 전체면에 소정 두께의 식각방지층(5)을 형성하는 단계와, 상기 단계로부터 노광 및 식각공정으로 콘택이 형성될 부분에 상기 콘택의 크기보다 크게 식각방지층(5)을 잔류시키는 단계와, 상기 단계로부터 절연산화막(6)을 증착한 후 습식 및 건식 식각으로 콘택(7)을 형성하고 식각선택도가 높은 화학용액을 사용하여 콘택(7) 하부의 식각 방지층(5)을 제거하는 단계와, 상기 단계로부터 선택 텅스텐 증착공정을 이용하여 실리콘 기판(1)에서 텅스텐(10)을 성장시켜 콘택(7)을 완전히 매립하는 단계와, 상기 단계로부터 알루미늄 스퍼터링 증착법을 이용하여 금속배선(8)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029780A KR100187672B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 콘택홀 형성방법 |
| JP6325101A JPH088208A (ja) | 1993-12-27 | 1994-12-27 | 半導体素子のコンタクトホ−ル形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029780A KR100187672B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021090A true KR950021090A (ko) | 1995-07-26 |
| KR100187672B1 KR100187672B1 (ko) | 1999-06-01 |
Family
ID=19372786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029780A KR100187672B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 콘택홀 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH088208A (ko) |
| KR (1) | KR100187672B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101734207B1 (ko) | 2010-10-13 | 2017-05-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| TW202118029A (zh) * | 2019-06-26 | 2021-05-01 | 日商索尼半導體解決方案公司 | 半導體裝置及其製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547700A (ja) * | 1991-08-20 | 1993-02-26 | Sony Corp | 配線の形成方法 |
| JPH05251404A (ja) * | 1992-03-04 | 1993-09-28 | Nec Corp | 絶縁体層のドライエッチング方法 |
-
1993
- 1993-12-27 KR KR1019930029780A patent/KR100187672B1/ko not_active IP Right Cessation
-
1994
- 1994-12-27 JP JP6325101A patent/JPH088208A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088208A (ja) | 1996-01-12 |
| KR100187672B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001625A (ko) | 표면적이 극대화된 실리콘층 및 그 제조방법 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| KR930009023A (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법 | |
| KR950021090A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950012603A (ko) | 반도체 소자 제조 방법 | |
| KR930005118A (ko) | 반도체 장치의 제조방법 | |
| KR930011116A (ko) | 반도체장치의 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR960026210A (ko) | 미세콘택 형성방법 | |
| KR970008347A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR970003708A (ko) | 반도체 소자의 게이트 전극의 제조방법 | |
| KR930024106A (ko) | 반도체 소자의 콘택형성방법 | |
| KR970023720A (ko) | 반도체 장치의 접촉홀 형성 방법 | |
| KR970052779A (ko) | 반도체 기판 형성방법 | |
| KR930005252A (ko) | 박막 트랜지스터의 제조방법 | |
| KR960026221A (ko) | 반도체 소자 제조방법 | |
| KR970004080A (ko) | 박막트랜지스터 제조방법 | |
| KR900002426A (ko) | 선택적 하부면 도핑기술을 이용한 반도체 소자의 소스영역 형성방법 | |
| KR960026181A (ko) | 플러그 형성방법 | |
| KR950009914A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 | |
| KR920013625A (ko) | 반도체장치의 이온 주입 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |