KR970052864A - 반도체소자의 층간절연막 형성방법 - Google Patents
반도체소자의 층간절연막 형성방법 Download PDFInfo
- Publication number
- KR970052864A KR970052864A KR1019950066049A KR19950066049A KR970052864A KR 970052864 A KR970052864 A KR 970052864A KR 1019950066049 A KR1019950066049 A KR 1019950066049A KR 19950066049 A KR19950066049 A KR 19950066049A KR 970052864 A KR970052864 A KR 970052864A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- forming
- cleaning process
- interlayer insulating
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 층간절연막 형성 방법에 관한 것으로, 공지의 기술로 반도체기판 상부에 도전배선을 형성하고 상기 도전배선 상부에 형성된 자연 산화막을 제거하기 위한 제1세정공정을 실시한 다음, 전체표면상부에 묽은 수용액을 이용한 제2세정공정을 실시하고 전체표면상부에 O3-TEOS USG막을 소정두께 형성하여 평탄화시키는 공정으로 표면상부가 평탄화되고 캡필 특성이 향상된 층간절연막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2B도는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도.
Claims (3)
- 공지의 기술로 반도체기판 상부에 도전배선을 형성하는 공정과, 상기 도전배선 상부에 형성된 자연 산화막을 제거하기 위한 제1세정공정을 실시하는 공정과, 전체표면상부에 묽은 수용액을 이용한 제2세정공정을 실시하는 공정과, 전체표면상부에 O3-TEOS USG막을 소정두께 형성하여 평탄화시키는 공정을 포함하는 반도체소자의 층간절연막 형성 방법.
- 제1항에 있어서, 상기 묽은 수용액은 HF :H2O의 비율이 1 : 200 내지 1 : 500인 것을 특징으로 하는 반도체소자의 층간절연막 형성 방법.
- 제1항에 있어서, 상기 제2세정공정은 60 내지 100초간 실시되는 것을 특징으로 하는 반도체소자의 층간절연막 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066049A KR0171953B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 층간절연막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066049A KR0171953B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 층간절연막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970052864A true KR970052864A (ko) | 1997-07-29 |
KR0171953B1 KR0171953B1 (ko) | 1999-03-30 |
Family
ID=19447220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066049A KR0171953B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 층간절연막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0171953B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468687B1 (ko) * | 1997-09-08 | 2005-03-16 | 삼성전자주식회사 | 층간절연막형성방법 |
KR100558043B1 (ko) * | 1998-12-31 | 2006-05-03 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 금속 배선 형성 방법 |
-
1995
- 1995-12-29 KR KR1019950066049A patent/KR0171953B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0171953B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970052864A (ko) | 반도체소자의 층간절연막 형성방법 | |
KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
KR960039285A (ko) | 반도체 소자 제조방법 | |
KR980005436A (ko) | 돌출형 텅스텐-플러그를 구비한 배선막 구조 및 그 제조방법 | |
KR970052381A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR970052844A (ko) | 반도체장치의 제조방법 | |
KR970003495A (ko) | 반도체 소자 제조시 비아 콘택 방법 | |
KR980005474A (ko) | 반도체 소자 제조방법 | |
KR970023630A (ko) | 반도체 소자 제조방법 | |
KR940012572A (ko) | 반도체 장치에서의 콘택트 형성방법 | |
KR970030350A (ko) | 비아 홀 형성방법 | |
KR970052299A (ko) | 반도체 소자의 비아콘택 형성방법 | |
KR960026632A (ko) | 반도체 소자의 다층금속배선 형성방법 | |
KR970003529A (ko) | 반도체 소자 제조시 콘택 방법 | |
KR940027071A (ko) | 시각베리어층을 이용한 텅스텐 배선 형성방법 | |
KR960005957A (ko) | 다층배선 형성방법 | |
KR970052621A (ko) | 반도체 소자의 제조 방법 | |
KR980005676A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR950027949A (ko) | 반도체장치의 배선방법 | |
KR970052551A (ko) | 반도체장치의 제조방법 | |
KR950015587A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970052280A (ko) | 반도체 소자의 미세 콘택홀 형성 방법 | |
KR970052793A (ko) | 반도체소자의 제조방법 | |
KR980005462A (ko) | 반도체 소자의 콘택 홀 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |