KR940027071A - 시각베리어층을 이용한 텅스텐 배선 형성방법 - Google Patents

시각베리어층을 이용한 텅스텐 배선 형성방법 Download PDF

Info

Publication number
KR940027071A
KR940027071A KR1019930009630A KR930009630A KR940027071A KR 940027071 A KR940027071 A KR 940027071A KR 1019930009630 A KR1019930009630 A KR 1019930009630A KR 930009630 A KR930009630 A KR 930009630A KR 940027071 A KR940027071 A KR 940027071A
Authority
KR
South Korea
Prior art keywords
layer
forming
tungsten
barrier layer
etching
Prior art date
Application number
KR1019930009630A
Other languages
English (en)
Other versions
KR960015567B1 (ko
Inventor
하재희
정진기
김상욱
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930009630A priority Critical patent/KR960015567B1/ko
Publication of KR940027071A publication Critical patent/KR940027071A/ko
Application granted granted Critical
Publication of KR960015567B1 publication Critical patent/KR960015567B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 텅스텐배선 형상방법에 관한 것으로, 하부절연층 상부에 글루층(Glue layer)을 형성하고 그 상부에 텅스텐층을 형성하는 공정과, 텅스텐층 상부에 텅스텐층에 대해 식각선택비가 큰 식각 베리어층을 증착하고, 그 상부에 감광막패턴을 형성하는 공정과, 클로린계 플라즈마로 노출된 식각베리어층을 식각하여 식각베리어층 패턴을 형성하는 공정과, 폴리우린계 플라즈마로 노출된 텅스텐층을 식각하여 텅스텐배선을 형성하는 공정과, 노출된 글루층을 건식식각하여 글루층 패턴을 형성하는 공정을 포함하는 기술이다.

Description

시각베리어층을 이용한 텅스텐 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명에 의해 텅스텐 배선을 형성하는 단계를 도시한 단면도.

Claims (2)

  1. 하부절연층 상부에 글루층(Glue layer)을 형성하고 그 상부에 텅스텐층을 형성하는 공정과, 텅스텐층 상부에 텅스텐층에 대해 식각선택비가 큰 식각베리어층을 증착하고, 그 상부에 감광막패턴을 형성하는 공정과, 클로린계 플라즈마로 노출된 식각베리어층을 식각하여 식각베리어층 패턴을 형성하는 공정과, 폴리오린계 플라즈마로 노출된 텅스텐층을 식각하여 텅스텐배선을 형성하는 공정과, 노출된 글루층을 건식식각하여 글루층 패턴을 형성하는 공정을 포함하는 식각베리어층을 이용한 텅스텐배선 형성방법.
  2. 제1항에 있어서, 상기 식각베리어층은 TiN 또는 Ti층으로 형성하는 것을 특징으로 하는 식각베리어층을 이용한 텅스텐배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930009630A 1993-05-31 1993-05-31 식각베리어층을 이용한 텅스텐 배선 형성방법 KR960015567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930009630A KR960015567B1 (ko) 1993-05-31 1993-05-31 식각베리어층을 이용한 텅스텐 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009630A KR960015567B1 (ko) 1993-05-31 1993-05-31 식각베리어층을 이용한 텅스텐 배선 형성방법

Publications (2)

Publication Number Publication Date
KR940027071A true KR940027071A (ko) 1994-12-10
KR960015567B1 KR960015567B1 (ko) 1996-11-18

Family

ID=19356447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009630A KR960015567B1 (ko) 1993-05-31 1993-05-31 식각베리어층을 이용한 텅스텐 배선 형성방법

Country Status (1)

Country Link
KR (1) KR960015567B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248345B1 (ko) * 1996-12-31 2000-03-15 김영환 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248345B1 (ko) * 1996-12-31 2000-03-15 김영환 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR960015567B1 (ko) 1996-11-18

Similar Documents

Publication Publication Date Title
KR950001901A (ko) 콘택홀 제조방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR940027071A (ko) 시각베리어층을 이용한 텅스텐 배선 형성방법
KR930001396A (ko) 금속 배선 제조 방법
KR970052864A (ko) 반도체소자의 층간절연막 형성방법
KR960026230A (ko) 텅스텐 배선 제조방법
KR970072147A (ko) 반도체 소자의 세정 방법
KR970052368A (ko) 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법
KR950021050A (ko) 웨이퍼의 단차 완화 방법
KR960026630A (ko) 반도체 소자 제조 방법
KR980005631A (ko) 콘택홀 형성방법
KR970049003A (ko) 보텀(bottom) 레지스트 패턴 형성방법
KR970023630A (ko) 반도체 소자 제조방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
KR970052381A (ko) 반도체 소자의 금속층 형성 방법
KR930003343A (ko) 다층 배선 구조의 금속 배선층 형성방법
KR970003495A (ko) 반도체 소자 제조시 비아 콘택 방법
KR970052385A (ko) 반도체장치의 콘택홀 형성방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR910013526A (ko) 배선용 콘택홀 형성방법
KR970052188A (ko) 반도체 소자의 금속 배선 형성 방법
KR960026628A (ko) 금속배선 형성 방법
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR960005957A (ko) 다층배선 형성방법
KR920022481A (ko) 반도체 집적 회로의 다층 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee