KR970052188A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR970052188A
KR970052188A KR1019950046317A KR19950046317A KR970052188A KR 970052188 A KR970052188 A KR 970052188A KR 1019950046317 A KR1019950046317 A KR 1019950046317A KR 19950046317 A KR19950046317 A KR 19950046317A KR 970052188 A KR970052188 A KR 970052188A
Authority
KR
South Korea
Prior art keywords
metal layer
forming
contact hole
entire structure
metal wiring
Prior art date
Application number
KR1019950046317A
Other languages
English (en)
Other versions
KR100339026B1 (ko
Inventor
김춘환
신찬수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950046317A priority Critical patent/KR100339026B1/ko
Publication of KR970052188A publication Critical patent/KR970052188A/ko
Application granted granted Critical
Publication of KR100339026B1 publication Critical patent/KR100339026B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체의 한 소자내에 크기가 상이한 콘택홀이 형성되어 있을 경우 콘택홀에 금속을 증착시 콘택홀 내부에 보이드의 발생 없이 완전하게 매립하도록 하여 소자의 신뢰성 및 특성을 향상시킬 수 있도록 한 반도체 소자의 금속 배선 형성 방법이 개시된다.

Description

반도체 소자의 금속 배선 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 내지 1E도는 본 발명에 다른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도.

Claims (2)

  1. 반도체 소자의 금속 배선 형성 방법에 있어서, 접합 영역이 형성된 실리콘 기판상에 절연 산화막이 형성된후, 크기가 상이한 다수의 콘택홀을 형성하는 단계와, 상기 다수의 콘택홀이 형성된 전체 구조 상부에 일정두께의 제1차 금속층을 형성하는 단계와, 상기 전체 구조 상부에 식각 공정에 의해 제1차 금속층의 상부면이 전면 식각되어 작은 콘택홀을 완전히 매립되고, 큰 콘택홀은 콘택홀 측벽에 금속 스페이서를 형성하는 단계와, 상기 전체 구조 상부에 2단계 또는 리플로우 증착법에 의해 큰 콘택홀이 완전히 매립되도록 제2차 알루미늄 금속층을 형성하는 단계와, 상기 전체 구조 상부에 마스크를 이용한 식각 공정에 의해 패터닝된 제2차 알루미늄 금속층을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 제1차 금속층은 화학 기상 증착법에 의해 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046317A 1995-12-04 1995-12-04 반도체소자의금속배선형성방법 KR100339026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046317A KR100339026B1 (ko) 1995-12-04 1995-12-04 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046317A KR100339026B1 (ko) 1995-12-04 1995-12-04 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR970052188A true KR970052188A (ko) 1997-07-29
KR100339026B1 KR100339026B1 (ko) 2002-11-02

Family

ID=37480141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046317A KR100339026B1 (ko) 1995-12-04 1995-12-04 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100339026B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526574B1 (ko) * 1998-06-30 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 콘택 홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526574B1 (ko) * 1998-06-30 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 콘택 홀 형성 방법

Also Published As

Publication number Publication date
KR100339026B1 (ko) 2002-11-02

Similar Documents

Publication Publication Date Title
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR960032682A (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR970052188A (ko) 반도체 소자의 금속 배선 형성 방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR970052439A (ko) 반도체 소자의 콘택 홀 형성 방법
KR940016503A (ko) 텅스텐을 이용한 콘택플러그 제조방법
KR930011116A (ko) 반도체장치의 제조방법
KR970003457A (ko) 반도체 소자의 금속 배선 형성방법
KR930009024A (ko) 반도체 소자의 콘택형성방법
KR960035831A (ko) 반도체 소자의 금속배선 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970003475A (ko) 반도체 소자의 금속 배선 방법
KR970063671A (ko) 반도체 소자의 다중 금속층 형성 방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR970052381A (ko) 반도체 소자의 금속층 형성 방법
KR970003851A (ko) 반도체 소자의 금속배선 형성방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR940007991A (ko) 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동방지용 적층 배선 방법
KR910013464A (ko) 다층배선시 콘택트 홀 형성방법
KR970052208A (ko) 반도체 소자의 비아홀 형성방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR970054245A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee