KR970003475A - 반도체 소자의 금속 배선 방법 - Google Patents
반도체 소자의 금속 배선 방법 Download PDFInfo
- Publication number
- KR970003475A KR970003475A KR1019950016859A KR19950016859A KR970003475A KR 970003475 A KR970003475 A KR 970003475A KR 1019950016859 A KR1019950016859 A KR 1019950016859A KR 19950016859 A KR19950016859 A KR 19950016859A KR 970003475 A KR970003475 A KR 970003475A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- diffusion barrier
- silicon diffusion
- insulating film
- metal wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 방법에 관한 것으로, 보다 구체적으로는 금속 배선을 형성하기 위한 콘택홀 형성 공정 이전에 실리콘 확산 방지막을 먼저 형성함으로써 금속 배선 공정시 콘택 홀 단차에 기인한 실리콘 확산 방지막의 피복 불량을 개선시킬 수 있는 반도체 소자의 금속 배선 방법에 관한 것으로 실리콘 기판 상에 필드 산화막, 게이트 전극 및 접합 영역을 형성하는 단계; 상기 전체 구조 상부에 실리콘 확산 방지막을 형성하는 단계; 상기 실리콘 확산 방지막 상부의 소정 부분에 제1감광막 마스크를 형성하고, 상기 제1감광막 마스크의 형태로 실리콘확산 방지막을 식각하는 단계; 상기 전체 구조 상부에 절연막을 형성하는 단계; 상기 소정 부분이 제거된 실리콘 확산 방지막 상부의 절연막이 노출되도록 제2감광막 마스크를 형성한 다음, 상기 제2감광막 마스크의 형태로 절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내부 및 전체 구조 상부에 금속층을 형성하여 금속 배선을 이루는 단계로 구비되어 실리콘 확산 방지막의 증착 두께를 임의로 조절이 가능하고, 콘택홀 하단에 고르게 피복되어 금속 배선의 신뢰성을 향상시키고, 소자의 특성을 개선할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (라)는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 방법을 순차적으로 나타낸 단면도, 제3도 (가) 내지 (다)는 본 발명에 다른 실시예에 따른 반도체 소자의 금속 배선 방법을 나타낸 단면도.
Claims (8)
- 능동 소자를 구비하여 비평탄화된 반도체 기판상에 실리콘 확산 방지막을 형성하는 단계; 상기 실리콘 확산 방지막 상부의 소정 부분에 제1감광막 마스크를 형성하고, 상기 제1감광막 마스크의 형태로 실리콘 확산 방지막을 식각하는 단계; 상기 전체 구조 상부에 절연막을 형성하는 단계; 상기 소정 부분이 제거된 실리콘 확산 방지막 상부의 절연막이 노출되도록 제2감광막 마스크를 형성한 다음, 상기 제2감광막 마스크의 형태로 절연막을 식각하여 콘택홀을 형성하는 단계; 및 상기 콘택홀 내부 및 전체 구조 상부에 금속층을 형성하여 금속 배선을 이루는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
- 제1항에 있어서, 상기 실리콘 확산 방지막을 식각하는 단계에서, 접합 영역상부의 실리콘 확산 방지막을 제외한 다른 부분을 제거하는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
- 제1항에 있어서, 상기 금속층은 알루미늄을 기본으로 하는 금속인 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속층은 스퍼터링에 의해 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속층은 화학기상 증착법에 의해 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
- 제1항에 있어서, 상기 실리콘 확산 방지막은 티타늄 박막과 티타늄 질화막의 이중 구조로 구성된 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
- 제1항에 있어서, 상기 실리콘 확산 방지막은 내화성 금속 박막인 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
- 제1항에 있어서, 상기 절연막 형성 단계와 콘택홀을 형성하는 단계 사이에 상기 절연막 상부에 SOG 막을 형성하고, 상기 SOG막과 절연막의 일부를 평탄화를 이루도록 일정부분까지 식각한 다음, 그 상부에 산화막을 형성하는 단계를 추가하는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016859A KR100191710B1 (ko) | 1995-06-22 | 1995-06-22 | 반도체 소자의 금속 배선 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016859A KR100191710B1 (ko) | 1995-06-22 | 1995-06-22 | 반도체 소자의 금속 배선 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003475A true KR970003475A (ko) | 1997-01-28 |
| KR100191710B1 KR100191710B1 (ko) | 1999-06-15 |
Family
ID=19417867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016859A KR100191710B1 (ko) | 1995-06-22 | 1995-06-22 | 반도체 소자의 금속 배선 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100191710B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316081B1 (ko) * | 1998-01-20 | 2001-12-12 | 니시무로 타이죠 | Ｓｅｃａｍ 크로마 복조 회로 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451497B1 (ko) * | 1998-12-28 | 2004-12-09 | 주식회사 하이닉스반도체 | 반도체장치의배선형성방법 |
-
1995
- 1995-06-22 KR KR1019950016859A patent/KR100191710B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316081B1 (ko) * | 1998-01-20 | 2001-12-12 | 니시무로 타이죠 | Ｓｅｃａｍ 크로마 복조 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100191710B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR890017734A (ko) | 금속판 캐패시터 및 이의 제조방법 | |
| KR950034682A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR940016513A (ko) | 반도체소자의 저저항 접촉형성방법 | |
| KR930009023A (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법 | |
| KR950021526A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR970003475A (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| KR0168156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR970077349A (ko) | 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR970067645A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR930024106A (ko) | 반도체 소자의 콘택형성방법 | |
| KR900019151A (ko) | 반도체 장치의 제조방법 | |
| KR970052188A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR980005531A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970052928A (ko) | 반도체 소자의 부식방지용 금속배선 형성방법 | |
| KR970053523A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970003465A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR970052459A (ko) | 금속 배선 형성 방법 | |
| KR950021285A (ko) | 금속배선층 형성방법 | |
| KR980005650A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPS5984442A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |