KR970077349A - 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 - Google Patents

반도체 소자에서의 금속배선의 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR970077349A
KR970077349A KR1019960015210A KR19960015210A KR970077349A KR 970077349 A KR970077349 A KR 970077349A KR 1019960015210 A KR1019960015210 A KR 1019960015210A KR 19960015210 A KR19960015210 A KR 19960015210A KR 970077349 A KR970077349 A KR 970077349A
Authority
KR
South Korea
Prior art keywords
region
film
insulating film
oxide film
thickness
Prior art date
Application number
KR1019960015210A
Other languages
English (en)
Other versions
KR0175518B1 (ko
Inventor
김응수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015210A priority Critical patent/KR0175518B1/ko
Publication of KR970077349A publication Critical patent/KR970077349A/ko
Application granted granted Critical
Publication of KR0175518B1 publication Critical patent/KR0175518B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 공정에서 형성되는 금속 배선에 관한 것으로, 실리콘 기판에 특정 도전형의 활성영역을 형성하는 제1공정과; 실리콘 기판의 상부전면에 대하여 순차적으로 절연막과 산화막을 증착시키는 제2공정과; 생성되어진 절연막에는 콘택홀에 대응하는 영역과 산화막에는 금속배선에 대응하는 영역을 동시에 식각하는 제3공정; 및 식각되어진 트렌치 영역에 금속막을 형성시키는 제4공정을 포함하는 것을 특징으로 하는 반도체소자에서의 금속배선의 제조 공정을 제공하면, 금속막 증착을 위한 배선영역과 콘택홀 영역이 동시에 형성되므로 제작공정이 감소하고 특히, 다층배선공정의 스택비아 구조형성에 유용한 효과가 있다.

Description

반도체 소자에서의 금속배선의 구조및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도의 과정을 통하여 생성된 금속배선의 보호를 위해 상부 구조의 전면에 대하여 절연막을 증착시킨 실시예.

Claims (7)

  1. 고농도 이온 주입 공정을 통하여 기판의 특정 영역에 형성되는 활성영역과; 상기 기판의 상부에 소정의 두께로 증착 형성되고 상기 활성영역의 일부가 노출되도록 식각되어 제1트렌치가 형성되어 있는 제1절연막과; 상기 제1절연막위에 소정의 두께로 증착 형성되고 상기 트렌치를 중심으로 상기 활성영역의 영역보다 큰 영역에 해당하는 상기 제1절연막이 노출되도록 식각되어 제2트렌치가 형성되어 있는 산화막과; 상기 산화막과 제1절연막에 형성되어 있는 제1, 제2트렌치 영역을 채우도록 형성되어진 금속막; 및 상기 금속막과 산화막위에 증착되며 균일한 소정 두께의 유지하는 제2절연막을 포함하는 것을 특징으로 하는 반도체 소자에서의 금속배선의 구조.
  2. 실리콘 기판에 특정 도전형의 활성영역을 형성하는 제1공정과; 상기 실리콘 기판의 상부전면에 대하여 순차적으로 절연막과 산화막을 증착시키는 제2공정과; 상기 제2공정을 통하여 생성되어진 절연막에는 콘택홀에 대응하는 영역과 상기 산화막에는 금속배선에 대응하는 영역을 동시에 식각하는 제3공정; 및 상기 제3공정을 통하여 식각되어진 트렌치 영역에 금속막을 형성시키는 제4공정을 포함하는 것을 특징으로 하는 반도체 소자에서의 금속배선의 제조 공정.
  3. 제2항에 있어서, 상기 제2공정은 상기 실리콘 기판의 상부전면에 대하여 제1두께의 절연막을 증착시키는 제1단계와; 증착되어진 절연막위에 제2두께의 폴리실리콘막을 증착시키는 제2단계와; 상기 활성영역에ㅔ 대하여 제1크기 영역의 절연막이 노출되도록 상기 폴리실리콘막을 오픈시키는 제3단계; 및 잔존하는 폴리실리콘막을 산화시켜 산화막을 생성시키되 절연막이 노출되는 영역을 제2크기 영역으로 변화시키는 제4단계를 포함하는 것을 특징으로 하는 반도체 소자에서의 금속배선의 제조 공정.
  4. 제3항에 있어서, 상기 제2단계에서 생성되는 폴리실리콘막의 두께(제2두께)는 상기 제1단계에서 생성되는 절연막의 두께(제1두께)에 비하여 상대적으로 얇은 것을 특징으로 하는 반도체 소자에서의 금속배선의 제조 공정.
  5. 제3항에 있어서, 상기 제3단계에서 오픈되는 상기 폴리실리콘막의 제1크기 영역은 상기 제2크기 영역에 상기 폴리시리콘막의 두게의 두배의 크기를 더한 만큼으로 형성하는 것을 특징으로 하는 반도체 소자에서의 금속배선의 제조 공정.
  6. 제3항에 있어서, 상기 제4단계에서 오픈되는 상기 산화막의 제2크기 영역은 설계상 형성되어야할 콘택홀의 크기에 대응하도록 하는 것을 특징으로 하는 반도체 소자에서의 금속배선의 제조 공정.
  7. 제2항 또는 제3항에 있어서, 제3과정은 상기 산화막의 영역중 상기 절연막이 노출되는 영역을 중심으로 제3크기 영역의 산화막이 노출되도록 포토레지스터를 오픈시켜 형성시키는 제1단계와; 상기 포토레지스터가 오픈되어 있는 영역을 통해 노출되어 있는 산화막을 식각시켜 상기 절연막이 노출되도록 하는 제2단계; 및 상기 제2단계와 동시에 상기 산화막이 오픈되어 있는 영역을 통해 노출되어 있는 상기 절연막을 식각시켜 상기 실리콘 기판에 형성되어 있던 활성영역이 노출되도록 하는 제3단계를 포함하는 것을 특징으로 하는 반도체 소자에서의 금속배선의 제조 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015210A 1996-05-09 1996-05-09 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 KR0175518B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015210A KR0175518B1 (ko) 1996-05-09 1996-05-09 반도체 소자에서의 금속배선의 구조 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015210A KR0175518B1 (ko) 1996-05-09 1996-05-09 반도체 소자에서의 금속배선의 구조 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970077349A true KR970077349A (ko) 1997-12-12
KR0175518B1 KR0175518B1 (ko) 1999-04-01

Family

ID=19458165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015210A KR0175518B1 (ko) 1996-05-09 1996-05-09 반도체 소자에서의 금속배선의 구조 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR0175518B1 (ko)

Also Published As

Publication number Publication date
KR0175518B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR920020671A (ko) 골드구조를 가지는 반도체소자의 제조방법
KR970077674A (ko) 반도체 집적회로장치의 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR950021526A (ko) 반도체 장치 및 그의 제조방법
JPH06163578A (ja) 接続孔形成法
KR950025908A (ko) 반도체소자 제조방법
KR970077349A (ko) 반도체 소자에서의 금속배선의 구조 및 그 제조 방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
KR0142786B1 (ko) 반도체 소자 콘택홀 형성방법
KR970003475A (ko) 반도체 소자의 금속 배선 방법
KR960042957A (ko) 반도체 소자의 확산방지층 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR100370783B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR960026221A (ko) 반도체 소자 제조방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR970003675A (ko) 반도체 소자 및 그 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR980005650A (ko) 반도체 장치의 콘택홀 형성방법
JPH0444250A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee