KR980006341A - 반도체 소자의 캐패시터 제조 방법 - Google Patents
반도체 소자의 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR980006341A KR980006341A KR1019960024268A KR19960024268A KR980006341A KR 980006341 A KR980006341 A KR 980006341A KR 1019960024268 A KR1019960024268 A KR 1019960024268A KR 19960024268 A KR19960024268 A KR 19960024268A KR 980006341 A KR980006341 A KR 980006341A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- deposited
- thickness
- pattern
- titanium
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 고유전율 박막의 하부 전극에서 금속확산방지막의 측면이 고유전율 박막 증착시 직접 노출되는 것을 차단함으로써 저유전율 박막의 형성을 억제하여 높은 정전용량을 확보하고, 누설전류 특성을 향상시키도록 하는 캐패시터 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명의 일 실시예에 따른 캐패시터를 제조하는 단계를 도시한 단면도.
Claims (8)
- 반도체 소자의 캐패시터 제조방법에 있어서, 반도체기판의 상부에 층간절연막을 증착하고, 상기 층간 절연막의 일정부분을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀에 다결정실리콘 플러그를 형성하는 단계와, 전체 기판 상부에 금속확산방지막으로 이용되는 티타늄 막과 티타늄나이트라이드막을 적층하는 단계와, 제1저장전극 마스크를 이용한 식각 공정으로 상기 다결정실리콘 플러그와 접속되는 티타늄 패턴과 티타늄 나이트라이드 패턴을 형성하는 단계와, 루테늄 막과 이산화 루테늄 막을 적층하고, 제2 저장전극 마스크를 이용한 식각 공정으로 상기 티타늄 패턴과 티타늄나이트라이드 패턴의 상부 및 측벽에 남는 루테늄 패턴과 이산화 루테늄 패턴을 형성하는 단계와, 전체 구조 상부에 고유전체 막을 증착한 후, 그 상부에 상부 전극으로 사용되는 내산화성 금속막을 형성하는 단계를 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 다결정실리콘 플러그는 화학기상증착법으로 500A 내지 3000A 두께의 다결정실리콘층을 증착한 후 전면 식각으로 에치백하여 상기 콘택홀 내에만 다결정 실리콘이 남도록 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 티타늄 막은 100A 내지 1000A의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 티타늄나이트라이드 막은 200A 내지 2000A의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 루테늄 막은 100A 내지 1000A의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 이산화 루테늄 막은 500A 내지 5000A의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 고 유전체막은 300A 내지 2000A 두께의 STO 또는 BST로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 내산화성 금속막은 화학기상증착법으로 500A 내지 2000A 두께의 이산화루테늄 또는 백금으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024268A KR980006341A (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024268A KR980006341A (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980006341A true KR980006341A (ko) | 1998-03-30 |
Family
ID=66240288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024268A KR980006341A (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980006341A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045864A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 플러그폴리를 갖는 고유전율 커패시터 제조방법 |
| KR20020058408A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 루테늄 금속전극 제조방법 |
| KR100343287B1 (ko) * | 1999-09-21 | 2002-07-15 | 윤종용 | 고집적 강유전체 메모리 소자의 형성 방법 |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
-
1996
- 1996-06-27 KR KR1019960024268A patent/KR980006341A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045864A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 플러그폴리를 갖는 고유전율 커패시터 제조방법 |
| KR100343287B1 (ko) * | 1999-09-21 | 2002-07-15 | 윤종용 | 고집적 강유전체 메모리 소자의 형성 방법 |
| KR20020058408A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 루테늄 금속전극 제조방법 |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| US6946341B2 (en) | 2001-12-05 | 2005-09-20 | Samsung Electronics Co., Ltd. | Methods for manufacturing storage nodes of stacked capacitors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09139481A (ja) | 選択的タングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法 | |
| KR960043218A (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| US5498561A (en) | Method of fabricating memory cell for semiconductor integrated circuit | |
| KR20000061691A (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR960043216A (ko) | 고유전율 캐패시터의 하부전극 형성방법 | |
| KR100224729B1 (ko) | 반도체장치의 강유전체 커패시터 및 그 제조방법 | |
| JP2002026135A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100253270B1 (ko) | 반도체소자의 자기정합 스택캐패시터 형성방법 | |
| KR980006341A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| EP0926741A2 (en) | Gate structure and method of forming same | |
| KR100318453B1 (ko) | 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법 | |
| KR980006342A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| KR100503961B1 (ko) | 커패시터 제조 방법 | |
| KR20010027083A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100597598B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100322839B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100268941B1 (ko) | 반도체소자의커패시터제조방법 | |
| KR100247697B1 (ko) | 캐패시터 형성방법 | |
| KR100707799B1 (ko) | 캐패시터의 제조 방법 | |
| KR100694991B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20030058817A (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR20010016809A (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |