KR100268941B1 - 반도체소자의커패시터제조방법 - Google Patents
반도체소자의커패시터제조방법 Download PDFInfo
- Publication number
- KR100268941B1 KR100268941B1 KR1019970022964A KR19970022964A KR100268941B1 KR 100268941 B1 KR100268941 B1 KR 100268941B1 KR 1019970022964 A KR1019970022964 A KR 1019970022964A KR 19970022964 A KR19970022964 A KR 19970022964A KR 100268941 B1 KR100268941 B1 KR 100268941B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- metal layer
- capacitor
- semiconductor device
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 103
- 239000002184 metal Substances 0.000 claims abstract description 103
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000010408 film Substances 0.000 abstract description 17
- 229910019897 RuOx Inorganic materials 0.000 abstract description 13
- 239000010409 thin film Substances 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000137 annealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 144
- 239000011229 interlayer Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 기억 소자의 커패시터의 하부 전극의 전기적 특성을 향상시키는데 적당하도록한 반도체 소자의 커패시터 제조 방법에 관한 것으로, 셀 트랜지스터등이 형성된 반도체 기판상에 콘택홀을 갖는 절연 물질층을 형성하는 공정과,상기 콘택홀내에 매립되는 플러그층을 형성하고 상기 플러그층에 콘택되는 제 1 금속층을 형성하는 공정과,상기 제 1 금속층보다 일함수가 큰 금속으로 상기 제 1 금속층상에 제 2 금속층을 형성하는 공정과,제 1 금속층과 제 2 금속층의 사이에 제 1 금속을 이용한 산화층을 형성하는 공정을 포함하여 이루어진다.
Description
본 발명은 고집적 기억 소자에 관한 것으로, 특히 커패시터의 하부 전극의 전기적 특성을 향상시키는데 적당하도록한 반도체 소자의 커패시터 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 커패시터에 관하여 설명하면 다음과 같다.
도 1a내지 도 1e는 종래 기술에 따른 반도체 소자의 커패시터 구조 단면도이다.
종래 기술의 반도체 소자의 커패시터는 BST[(Ba,Sr)TiO3] 등의 고유전막을 이용한 DRAM 소자나 PZT(PbZrTiO3) 등을 이용한 FRAM 소자의 단위 소자 구조는 도 1a 및 도 1b에서와 같다.
도 1a의 커패시터는 커패시터의 하부 전극(4)의 측면에 산화 측벽(5)을 형성한 것으로, 셀 트랜지스터등이 형성된 반도체 기판(1)상에 선택적으로 콘택홀을 갖고 형성되는 층간 절연층(2)과, 상기의 층간 절연층(2)에 형성된 콘택홀내에 매립되는 폴리 실리콘등으로 이루어진 플러그층(3)과, 상기의 플러그층(3)을 통하여 반도체 기판(1)의 전도성 영역에 연결되는 하부 전극층(4)과 상기의 하부 전극층(4)의 측면에 형성되는 산화 측벽(5)과, 상기의 산화 측벽(5)갖는 커패시터의 하부 전극층(4)상에 형성되는 유전막(6)을 포함하여 구성된다. 도면에 도시되지 않았지만, 상기의 유전막(6)상에 커패시터의 상부 전극층이 형성된다.
도 1b의 커패시터는 도 1a의 커패시터와 그 구조가 유사한 것이나, 하부 전극층(4)의 측면에 측벽이 형성되지 않은 것이다.
상기와 같은 구조를 갖는 종래 기술의 커패시터에서 유전막(6)으로 PZT나 BST를 사용할 경우에는 하부 전극층(4)으로 Pt,Ru,Ir 등이 사용된다.
Pt는 일함수가 크기 때문에 단위 커패시터의 누설 전류 특성을 향상시킬 수 있지만 , 산소투과가 필요 이상으로 과도한 특성이 있어 도 1c에서와 같이, 유전막(6)증착중에 Pt로 이루어진 하부 전극층(4)의 하측에 구성되는 층간 절연층(완충막)(2)이나 플러그층(3)이 산화되는 문제점이 발생한다. 이때의 산화과정에서 산소는 주로 Pt의 결정립계를 따라서 확산하게 된다. 결과적으로 유전막(6)에 산소 공공을 발생시켜 전기적 특성을 저하시키고 층간 절연층(2)을 산화시켜 Pt의 하부 전극층(4)에 인접하는 층간 절연층(2) 또는 플러그층(3)의 계면에 산화층(7)이 생기게 된다.
도 1d는 Ru를 사용하여 커패시터의 하부 전극을 형성한 것을 나타낸 것으로, 하부 전극층(4)의 재료로 사용되는 Ru가 산화되면서 Ru층의 표면에 RuOx층(8)을 생기게 하여 이층이 완충 작용을 하여 더 이상의 산화를 막게된다.
그러나 이때, 상기의 하부 전극층(4)의 재료로 사용된 Ru가 산화하면서 유전막(6)의 산소를 흡수하게 되어 유전막(6)과 하부 전극층(4)의 계면에 산소 공핍층(9)이 발생하여 전기적 특성이 저하된다.
이와 같은 산소공공발생현상을 방지하기 위하여 도 1e에서와 같이 Ru를 사용한 하부 전극층(4)상에 자연 발생적인 아닌 인위적으로 RuOx층(8)을 형성한후 유전막(6)을 증착하는 기술이 가능하나 자연 발생적으로 형성하는 것이 아니기 때문에 RuOx층(8)의 표면이 거칠게되어 소자 특성을 저하시키게 된다.
Ru 또는 Pt 등을 사용하여 하부 전극층을 형성하는 종래 기술의 반도체 소자의 커패시터 제조 공정에 있어서는 유전막내의 산소공공발생,하부완충막 산화 등의 문제점이 있어 소자의 특성을 저하시키게 된다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 커패시터 및 그의 제조 공정에서 발생하는 문제점을 해결하기 위하여 안출한 것으로, 커패시터 하부 전극의 전기적 특성을 향상시키는데 적당하도록한 반도체 소자의 커패시터 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1e는 종래 기술에 따른 반도체 소자의 커패시터 구조 단면도
도 2a내지 도 2c는 본 발명에 따른 커패시터 하부 전극의 공정 단면도
도 3a내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 커패시터의 공정 단면도
도 4a내지 도 4f는 본 발명의 제 2 실시예에 따른 반도체 소자의 커패시터의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
20. 반도체 기판 21. 절연 물질층
22. 플러그층 23. 제 1 금속층
24. 제 2 금속층 25.25a.제 1 금속을 이용한 산화층
26. 산화 측벽 27. 유전막
28. 제 2 금속을 이용한 측벽
본 발명에 따른 반도체 소자의 커패시터 제조 방법은 셀 트랜지스터등이 형성된 반도체 기판상에 콘택홀을 갖는 절연 물질층을 형성하는 공정과,상기 콘택홀내에 매립되는 플러그층을 형성하고 상기 플러그층에 콘택되는 제 1 금속층을 형성하는 공정과,상기 제 1 금속층보다 일함수가 큰 금속으로 상기 제 1 금속층상에 제 2 금속층을 형성하는 공정과,제 1 금속층과 제 2 금속층의 사이에 제 1 금속을 이용한 산화층을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 커패시터 구조 및 이의 제조 공정에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2c는 본 발명에 따른 커패시터 하부 전극의 공정 단면도이다.
본 발명의 반도체 소자의 커패시터는 하부 전극의 구성을 달리한 것으로 그 구조는 다음과 같다.
셀 트랜지스터등이 형성된 반도체 기판(20)상에 선택적으로 콘택홀을 갖고 형성되는 절연 물질층(21)의 콘택홀내에 매립되는 플러그층(22)과, 상기 플러그층(22)에 콘택되어 형성되는 제 1 금속층(23)과, 상기 제 1 금속층(23)상에 제 1 금속층보다 더 큰 일함수를 갖는 금속으로 형성되는 제 2 금속층(24)과, 상기 제 1 금속층(23)과 제 2 금속층(24)의 계면에 형성되는 제 1 금속을 이용한 산화층(25)으로 하부 전극층이 구성된다.
상기와 같은 구조를 갖는 본 발명의 반도체 소자의 커패시터의 공정 순서는 다음과 같다.
본 발명의 커패시터의 하부 전극은 먼저, 도 2a에서와 같이, 셀 트랜지스터등이 형성된 반도체 기판(20)상에 절연 물질층(21)을 형성하고 상기의 절연 물질층(20)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기의 콘택홀내에 매립되는 플러그층(22)을 형성하고, 상기의 플러그층(22)을 통하여 반도체 기판(20)에 형성된 전도성 영역에 콘택되는 제 1 금속층(23),제 2 금속층(24)을 차례로 형성한다. 이때, 상기의 제 2 금속층(24)은 제 1 금속층(24)보다 일함수(Work Function)가 큰 금속을 사용한다. 본원 발명의 실시예에서는 제 1 금속층(23)은 Ru를 사용하고, 제 2 금속층(24)은 Pt를 사용한다. 상기의 제 2 금속층(24)의 두께는 50nm(±10%)정도로 한다.
그리고 도 2b에서와 같이, 상기의 제 1,2 금속층(23)(24)(Pt/Ru)의 박막층을 산소 분위기에서 열처리 하여 제 1 금속층(23)과 제 2 금속층(24)의 사이에 제 1 금속을 이용한 산화층(RuOx)(25)을 형성시킨다. 이때, 열처리 공정은 산소를 함유한 가스를 관상로 등에 유입시키면서 열처리하거나 산소가 함유된 플라즈마로 처리하는 방법 등으로 진행한다.
이어, 도 2c에서와 같이, 상기의 제 1 금속층/제 1 금속을 이용한 산화층/제 2 금속층(23)(25)(24)으로 이루어진 하부 전극층상에 유전막(27)을 형성한다.
상기와 같은 공정에 의해 하부 전극층의 물질 구성이 제 1 금속층/제 1 금속을 이용한 산화층/제 2 금속층(23)(25)(24)으로 이루어져 하부 전극층의 계면 특성이 양호해진다.
상기와 같은 물질층으로 이루어진 하부 전극층을 이용한 단위 소자의 제조 공정에 관하여 설명하면 다음과 같다.
도 3a내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 커패시터의 공정 단면도이고, 도 4a내지 도 4f는 본 발명의 제 2 실시예에 따른 반도체 소자의 커패시터의 공정 단면도이다.
먼저, 본 발명의 제 1 실시예에 따른 반도체 소자의 커패시터 제조 공정은 다음과 같다.
본 발명의 제 1 실시예에 따른 반도체 소자의 커패시터는 하부 전극층의 상부 면적만을 이용하여 커패시터를 형성하는 것으로 먼저, 도 3a에서와 같이, 셀 트랜지스터등이 형성된 반도체 기판(20)상에 산화막 등의 절연 물질층(21)을 형성하고 포토리소그래피 공정으로 상기의 절연 물질층(21)을 선택적으로 제거하여 콘택홀을 형성한다.
그리고 상기의 콘택홀을 매립하는 플러그층(22)을 형성하고 상기의 플러그층(22)을 통해 셀트랜지스터 등의 전도성 영역에 콘택되는 제 1 금속층(23)을 형성한다. 이때, 상기의 제 1 금속층(23)은 Ru를 사용하여 형성한다.
이어, 상기의 제 1 금속층(23)상에 제 2 금속층(24)을 형성한다. 상기의 제 2 금속층(24)은 상기의 제 1 금속층(23)을 구성하는 Ru보다 일함수가 큰 Pt를 사용하여 형성한다.
그리고 도 3b에서와 같이, 상기와 같은 다중의 금속층을 산소 분위기에서 열처리하여 상기 제 1 금속층(23)과 제 2 금속층(24)의 계면에 제 1 금속을 이용한 산화층(RuOx)(25)을 형성한다. 즉, 하부 전극층의 물질 구성을 Pt/RuOx/Ru이 되게 한다.
이어, 도 3c에서와 같이, 상기의 Pt/RuOx/Ru 박막을 선택적으로 식각하여 커패시터의 하부 전극층을 형성한다. 상기의 식각 공정은 Pt층의 두께가 얇기 때문에 습식 식각이 가능하고 Pt층을 습식 식각한 후에 식각된층을 마스크로 하여 그 하측의 RuOx/Ru 박막을 식각한다.
그리고 도 3d에서와 같이, 상기의 패터닝된 하부 전극층을 포함하는 전면에 산화막층을 형성하고 에치백하여 상기의 하부 전극층의 측면에 산화 측벽(26)을 형성하고 전면에 유전막(27)을 형성한다.
그리고 본 발명의 제 2 실시예에 따른 반도체 소자의 커패시터 제조 공정은 다음과 같다.
본 발명의 제 2 실시예에 따른 반도체 소자의 커패시터는 하부 전극층의 상부 면적과 그 측면을 이용하여 커패시터를 형성하는 것으로 먼저, 도 4a에서와 같이, 셀 트랜지스터등이 형성된 반도체 기판(20)상에 산화막 등의 절연 물질층(21)을 형성하고 포토리소그래피 공정으로 상기의 절연 물질층(21)을 선택적으로 제거하여 콘택홀을 형성한다.
그리고 상기의 콘택홀을 매립하는 플러그층(22)을 형성하고 상기의 플러그층(22)을 통해 셀트랜지스터 등의 전도성 영역에 콘택되는 제 1 금속층(23)을 형성한다. 이때, 상기의 제 1 금속층(23)은 Ru를 사용하여 형성한다.
이어, 상기의 제 1 금속층(23)상에 제 2 금속층(24)을 형성한다. 상기의 제 2 금속층(24)은 상기의 제 1 금속층(23)을 구성하는 Ru보다 일함수가 큰 Pt를 사용하여 형성한다.
그리고 도 4b에서와 같이, 상기와 같은 다중의 금속층을 산소 분위기에서 열처리하여 상기 제 1 금속층(23)과 제 2 금속층(24)의 계면에 제 1 금속을 이용한 산화층(RuOx)(25)을 형성한다. 즉, 하부 전극층의 물질 구성을 Pt/RuOx/Ru이 되게 한다.
이어, 도 4c에서와 같이, 상기의 Pt/RuOx/Ru 박막을 선택적으로 식각하여 커패시터의 하부 전극층을 형성한다. 상기의 식각 공정은 Pt층의 두께가 얇기 때문에 습식 식각이 가능하고 Pt층을 습식 식각한 후에 식각된층을 마스크로 하여 그 하측의 RuOx/Ru 박막을 식각한다.
그리고 도 4d에서와 같이, 상기의 패터닝된 하부 전극층을 포함하는 전면에 제 2 금속층(24)과 동일한 금속인 Pt를 증착하고 에치백하여 상기의 하부 전극층의 측면에 제 2 금속을 이용한 측벽(28)을 형성한다.
이어, 도 4e에서와 같이, 상기의 제 2 금속을 이용한 측벽(28)을 갖는 하부 전극층을 산소 분위기에서 열처리하여 제 1 금속층(23)과 제 2 금속을 이용한 측벽(28)의 계면에 제 1 금속을 이용한 산화층(25a)을 형성한다. 이때, 제 1 금속층(23)의 상부에 형성되는 제 1 금속을 이용한 산화층(25)을 먼저 형성하지 않고 제 1 금속층(23)의 측면에 제 1 금속을 이용한 산화층(25a)을 형성하는 열처리 공정으로 같이 형성하는 것도 가능하다.
그리고 도 4f에서와 같이, 상기의 다중의 금속으로 이루어져 측면을 포함하는 둘레에 제 1 금속을 이용한 산화층(25)(25a)을 갖는 하부 전극층의 전면에 유전막(27)을 형성한다.
상기와 같은 본 발명의 제 1,2 실시예에 따른 반도체 소자의 커패시터 제조 공정에서 유전막(27)은 ABO3구조(A=Pb,La,Ba,Sr,Li B=Ti,Zr,Ta)의 산화물을 이용하여 형성한다.
그리고 제 1 금속층(23)을 Ru 대신에 Ir,Rh,Sn의 어느 하나를 사용하거나 Pt와 Ru,Ir,Rh,Sn 등 산화물이 전도체인 물질의 합금을 사용하는 것도 가능하다.
이와 같은 본 발명의 반도체 소자의 커패시터 제조 방법은 커패시터의 하부 전극의 계면 특성,표면 형상의 매끄러움 등의 측면에서 우수하고, 유전막내의 산소공공발생,하부 완충막(절연물질층)의 산화 등을 막아 반도체 소자의 특성을 향상시키는 효과가 있다.
Claims (10)
- 셀 트랜지스터등이 형성된 반도체 기판상에 콘택홀을 갖는 절연 물질층을 형성하는 공정과,상기 콘택홀내에 매립되는 플러그층을 형성하고 상기 플러그층에 콘택되는 제 1 금속층을 형성하는 공정과,상기 제 1 금속층보다 일함수가 큰 금속으로 상기 제 1 금속층상에 제 2 금속층을 형성하는 공정과,제 1 금속층과 제 2 금속층의 사이에 제 1 금속을 이용한 산화층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 제 1 금속층은 Ru를 사용하고, 제 2 금속층은 Pt를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 제 2 금속층을 50nm(±10%)의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 제 1 금속을 이용한 산화층은 산소 분위기에서의 열처리 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 제 1 금속층/제 1 금속을 이용한 산화층/제 2 금속층을 패터닝하여 커패시터의 하부 전극층을 형성하고, 상기 하부 전극층의 측면에는 산화 측벽을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 제 1 금속층/제 1 금속을 이용한 산화층/제 2 금속층을 패터닝하여 커패시터의 하부 전극층을 형성하고, 상기 하부 전극층의 측면에는 제 2 금속을 이용한 측벽을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터의 제조 방법.
- 제 1 항에 있어서, 제 1 금속을 이용한 산화층을 제 1 금속층의 상부 및 그 측면에 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 플러그층을 폴리 실리콘을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 제 1 금속층은 Ru, 제 2 금속층은 Pt를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 제 1 금속층을 Ir,Rh,Sn의 어느 하나 또는 Pt와 Ru,Ir,Rh,Sn 등 산화물이 전도체인 물질의 합금을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022964A KR100268941B1 (ko) | 1997-06-03 | 1997-06-03 | 반도체소자의커패시터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022964A KR100268941B1 (ko) | 1997-06-03 | 1997-06-03 | 반도체소자의커패시터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990000219A KR19990000219A (ko) | 1999-01-15 |
| KR100268941B1 true KR100268941B1 (ko) | 2000-10-16 |
Family
ID=19508507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970022964A KR100268941B1 (ko) | 1997-06-03 | 1997-06-03 | 반도체소자의커패시터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268941B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960032739A (ko) * | 1995-02-16 | 1996-09-17 | 김광호 | 반도체장치의 커패시터 및 그 제조방법 |
| KR19980043405A (ko) * | 1996-12-03 | 1998-09-05 | 문정환 | 반도체 소자의 커패시터 및 그의 제조방법 |
-
1997
- 1997-06-03 KR KR1019970022964A patent/KR100268941B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960032739A (ko) * | 1995-02-16 | 1996-09-17 | 김광호 | 반도체장치의 커패시터 및 그 제조방법 |
| KR19980043405A (ko) * | 1996-12-03 | 1998-09-05 | 문정환 | 반도체 소자의 커패시터 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990000219A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287187B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR20010028499A (ko) | 고집적 강유전체 메모리 소자의 형성 방법 | |
| JP2788835B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| KR100818267B1 (ko) | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 | |
| KR100273689B1 (ko) | 반도체메모리장치및그제조방법 | |
| KR20000004479A (ko) | 반도체 소자의 커패시터 구조 및 이의 제조 방법 | |
| KR100227070B1 (ko) | 커패시터 및 그의 제조방법 | |
| JPH0563156A (ja) | 半導体装置の製造方法 | |
| US20020013027A1 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| KR100239418B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR100289389B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100268941B1 (ko) | 반도체소자의커패시터제조방법 | |
| KR100300046B1 (ko) | 반도체소자의제조방법 | |
| JP2000022109A (ja) | 半導体装置およびその製造方法 | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR100316020B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| KR100370169B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100597598B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100358173B1 (ko) | 백금하부전극을갖는캐패시터형성방법 | |
| KR100436057B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100646947B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20010113320A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JPH03108752A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |