KR20010028499A - 고집적 강유전체 메모리 소자의 형성 방법 - Google Patents
고집적 강유전체 메모리 소자의 형성 방법 Download PDFInfo
- Publication number
- KR20010028499A KR20010028499A KR1019990040768A KR19990040768A KR20010028499A KR 20010028499 A KR20010028499 A KR 20010028499A KR 1019990040768 A KR1019990040768 A KR 1019990040768A KR 19990040768 A KR19990040768 A KR 19990040768A KR 20010028499 A KR20010028499 A KR 20010028499A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- lower electrode
- layer
- electrode pattern
- ferroelectric
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000010410 layer Substances 0.000 claims abstract description 78
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000003963 antioxidant agent Substances 0.000 claims description 23
- 230000003078 antioxidant effect Effects 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000003014 reinforcing effect Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 11
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000002265 prevention Effects 0.000 claims description 8
- 230000002787 reinforcement Effects 0.000 claims description 8
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 238000005728 strengthening Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 239000010948 rhodium Substances 0.000 claims description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 claims 1
- 238000010301 surface-oxidation reaction Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- 239000001301 oxygen Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 소자 형성 방법에 관한 것으로서, 본 발명에 따르면, 실리콘 산화막과 강유전체 커패시터 하부전극 사이의 우수한 접착특성을 확보할 수 있으며, 또한 신뢰성 있는 금속 배리어막을 확보할 수 있다. 하부전극의 일부를 구성하는 접착강화막 및 배리어 금속막의 산화를 방지하기 위해, 이들 막을 패터닝한 후, 그 측벽에 산화방지 스페이서를 형성한다. 그리고 나서 하부전극의 나머지 부분 및 강유전막, 상부전극막이 차례로 증착되고 패터닝되어 강유전체 커패시터가 완성된다.
Description
본 발명은 강유전체 메모리 소자에 관한 것으로서, 좀 더 구체적으로는 접착강화 특성 및 배리어 특성이 강화된 강유전체 메모리 소자 및 이를 형성하는 방법에 관한 것이다.
현대의 데이터 처리 시스템은 메모리에 저장된 정보에 대한 빠른 접근 (access)을 위해서는 수시로(random) 접근이 가능하여야 한다. 반도체 산업에 있어서 기억소자는 빠른 동작 속도를 요구하며 이러한 상황으로 인해 강유전체 메모리 소자(ferroelectric random access memory, 이하 FRAM이라 한다)에 대한 연구가 활발히 이루어 졌다. 주지하는 바와 같이, 이러한 FRAM은 불휘발성 특성을 가지고 있는데, 이러한 불휘발성 특성은 커패시터 전극들 사이에 강유전막을 구비하고 있어서 가능하다. 이러한 강유전막은 서로 다른 두 개의 안정된 분극 상태를 가지는데, 인가된 전압에 대해 분극 상태를 나타내는 그래프에서 잘 알려진 특징적인 히스테레시스(hysteresis) 루프로 나타내어진다.
상술한 바와 같이 FRAM은, 플래시메모리(flash memory) 같이 불휘발성 특성, 상대적으로 낮은 전압(약 5V이하) 에서의 쓰기(writing)가 가능하며(플래시 메모리의 경우 18-22V), 월등한 동작속도(수십 nsec 약 40nsec 이하)(플래시 메모리의 경우 수msec), 탁월한 내성(약 1012이상)(플래시 메모리의 경우 약 105-6), 낮은 소비 전력으로(대기 전류가 약 1마이크로암페아 이하) 동작이 가능한 장점을 가지고 있다.
통상적으로 강유전체 공정은 강유전체 물질을 증착한 후, 증착후 (post-deposition) 열처리를 공정을 수행하여 결정 상태 즉 페로브스카이트 강유전 상태로 전환해야 한다. 이러한 결정화 열처리는 높은 온도 약 550℃ 이상의 온도를 필요로 한다. 또한 집적 공정은 산소분위기에서의 열처리를 필요로 한다. 이러한 열처리 공정은, 폴리실리콘 콘택플러그 및 강유전체 하부전극 사이의 계면에 얇은 절연성막(예를 들면 이산화 실리콘)을 형성하고, 이로 인해 접촉저항 특성을 불량하게 하는 접촉장애(contact failure).
이러한 접촉장애는 전극의 그레인 경계(grain boundary)를 통해 산소가 공급되는 과정과 강유전체의 커패시터 하부전극 측면을 통해 산소가 공급되는 과정에 의해 발생한다.
도 1 및 도 2는 종래 방법에 의한 강유전체 메모리 소자를 개략적으로 나타내는 단면도로서 각각 미국특허공보 번호 5,954,104 "PROCESS FOR FABRICATING NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING FERROELECTRIC CAPACITOR" 및 5,489,548 "METHOD OF FORMING HIGH-DIELECTRIC CONSTANT MATERIAL ELECTRODES COMPRISING SIDEWALL SPACES" 에 개시되어 있다.
먼저 도 1을 참조하여 종래의 방법을 설명한다. 도 1에서 참조번호 8은 TiO2확산방지막을 나타내고, 참조번호 12 및 13은 각각 TiN/Pt 하부전극을 나타낸다. 참조번호 14는 PZT(lead zirconate titanate) 강유전막을 나타낸다. 하부전극 패턴(12,13) 형성후, 강유전막(14) 증착 및 결정화 열처리가 수행된다. 또한, 확산방지막(8) 증착후, 특성을 강화시키기 위해 약 500℃ 이상의 산소 분위기에서 열처리가 수행된다. 이러한 열처리 공정으로 강유전 커패시터의 측벽을 통한 산소의 확산으로 인해 콘택플러그(11)와 TiN 하부전극의 계면에서 산화가 일어난다. 또한 산소는 상기 Pt 전극(13)을 쉽게 통과할 수 있어 하부의 TiN 전극(12)을 산화시키고 그것의 도전특성을 나쁘게 한다.
다음 도 2를 참조하여 종래의 다른 방법에 의한 강유전 커패시터의 제조 방법을 설명한다. 도 2에서, 참조번호 34는 폴리실리콘 콘택플러그를 나타내고, 참조번호 32는 산화막을 나타내고, 참조번호 36은 TiN 접착강화막을 타나내고, 참조번호 40은 측벽산화방지막을 타나내고, 참조번호 42는 Pt 하부전극을, 참조번호 44는 강유전막을 각각 나타낸다. 도 1에 나타난 강유전 커패시터와는 달리, 도 2에 나타난 강유전 커패시터는 측벽 스페이서(40)를 가지고 있어 TiN 접착강화막(36)의 측벽산화를 방지할 수 있다. 그러나 이러한 구조에서도 문제점이 발생한다. 예를 들면, 산소가 Pt 전극(42)을 쉽게 통과하여 그 하부의 TiN 접착강화막(36)을 산화시키게 된다. 또한 상기 Pt 전극(42)은 하부의 접착강화막(36) 보다 더 큰 패턴으로 형성되어 있어, 접착강화막(36) 양측에서는 직접적으로 절연막(32)에 접하고 있으며, 잘 알려진 바와 같이 Pt 는 절연막(SiO2)과 잘 접착하지 않으며, 이는 리프팅 문제(lifting phenomena)를 야기한다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안 된 것으로서, 접착강화막 및 배리어막 특성이 강화된 강유전체 메모리 소자 형성 방법을 제공함에 그 목적이 있다.
도 1은 종래 방법에 의한 강유전체 메모리 소자를 개략적으로 보여주는 단면도;
도 2는 또 다른 종래 방법에 의한 강유전체 메모리 소자를 개략적으로 보여주는 단면도;
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 강유전체 메모리 소자를 형성하는 방법을 순차적으로 나타내는 단면도; 그리고,
도 4는 본 발명의 다른 실시예에 따른 강유전체 메모리 소자를 개략적으로 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
100:반도체기판 102:소자분리영역
104:트랜지스터 106:소스/드레인 영역
108,112,134:절연막 114:콘택플러그
116a,118a:제 1 하부전극(접착강화막 패턴 및 배리어막 패턴)
120a:측벽 산화방지막 122a,124a:제 2 하부전극
126:강유전막 128a,130 a:상부전극
132:반응방지막 136:플레이트 라인
(구성)
상술한 목적을 달성하기 위한 본 발명의 강유전체 기억소자 형성 방법은, 반도체기판 상에 콘택플러그를 포함하는 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 콘택플러그와 전기적으로 연결되는 제 1 하부전극 패턴을 형성하되, 상기 제 1 하부전극 패턴은 측벽과 상부 표면을 정의하는 단계와, 상기 제 1 하부전극 패턴 측벽에 산화방지막을 형성하는 단계와, 상기 측벽 산화방지막 및 제 1 하부전극 패턴을 포함하여 상기 층간절연막 상에 제 2 하부전극막, 강유전막 그리고 상부전극막을 차례로 형성하는 단계와, 그리고 상기 상부전극막, 강유전막 그리고 제 2 하부전극막을 식각하여 상부전극 패턴, 강유전막 패턴 그리고 제 2 하부전극 패턴을 형성하는 단계를 포함하되, 상기 제 1 및 제 2 하부전극 패턴, 강유전막 패턴 그리고 상부전극 패턴은 강유전체 커패시터를 정의하는 단계를 포함한다.
본 발명의 실시예에 의하면, 상기 제 1 하부전극 패턴을 형성하는 단계는 접착강화막을 상기 콘택플러그를 포함하는 상기 층간절연막 상에 형성하는 단계와, 상기 접착강화막 상에 도전성 배리어막을 형성하는 단계와, 그리고 상기 접착강화막 및 상기 도전성 배리어막을 식각하여, 상기 제 1 하부전극 패턴을 형성하는 단계를 포함하며, 상기 제 2 하부전극막은 도전성 산화막과 금속 전극막으로 형성된다. 상기 접착강화막은 티타늄 나이트라이드, 티타늄 그리고 코발트 중 어느 하나로 형성되고, 상기 도전성 배리어막은 이리듐, 로듐 그리고 루세늄 중 어느 하나로 형성되고, 상기 측벽 산화방지막은 SiO2및 Si3N4중 어느 하나로 형성되고 상기 산화막 전극은 이산화 이리듐 그리고 이산화 루세늄 중 어느 하나로 형성되고, 상기 금속 전극은 백금으로 형성된다.
본 발명의 실시예에 의하면, 상기 제 1 하부전극 패턴의 측벽에 산화방지막을 형성하는 단계는, 상기 제 1 하부전극 패턴의 측벽 및 상부표면을 포함하여 상기 층간절연막 상에 산화방지 물질막을 형성하는 단계와, 그리고 상기 산화방지 물질막을 에치백하여 산화방지 측벽 스페이서를 형성하는 단계를 포함한다.
본 발명의 실시예에 의하면, 상기 제 1 하부전극 패턴의 측벽에 산화방지막을 형성하는 단계는, 상기 제 1 하부전극 패턴의 측벽 및 상부표면을 포함하여 상기 층간절연막 상에 산화방지 물질막을 형성하는 단계와, 그리고 상기 제 1 하부전극 패턴의 상부표면이 나타날 때까지 상기 산화방지 물질막을 평탄화 식각하는 단계를 포함한다.
본 발명의 실시예에 의하면, 적어도 상기 강유전체 커패시터를 감싸도록 반응방지막을 형성하는 단계를 더 포함하며, 상기 반응방지막은 TiO2및 Al2O3중 어느 하나로 형성될 수 있다.
상술한 목적을 달성하기 위한 본 발명의 강유전체 커패시터는 반도체 기판 상에 형성된 콘택플러그를 가지는 절연막과, 상기 절연막과 전기적으로 연결되는 다층의 제 1 하부전극 패턴과, 상기 제 1 하부전극 패턴 측벽을 감싸도록 상기 절연막 상에 형성된, 상기 제 1 하부전극 패턴과 동일한 높이를 가지는 산화방지막과, 상기 제 1 하부전극 패턴 및 상기 산화방지막 상에 형성된 다층의 제 2 하부전극 패턴과, 상기 제 2 하부전극 패턴 상에 형성된 강유전막 패턴과, 상기 강유전막 패턴 상에 형성된 다층의 상부전극 패턴과, 그리고 상기 제 2 하부전극 패턴, 강유전막 패턴 및 상부전극 패턴을 감싸도록 형성된 반응방지막을 포함한다.
(작용)
상술한 본 발명의 구성에 의하면, 강유전체 커패시터의 하부전극의 일부, 즉 접착강화막 및 금속 배리어막이 패터닝된 후, 측벽을 통한 산소의 확산을 방지하기 위해, 측벽 산화방지막이 형성된다. 그리고 나서 하부전극의 또다른 일부, 즉 산화막 전극 및 금속전극이 형성되고, 강유전막 및 상부전극이 형성된 후, 사진공정으로 패터닝되어 강유전체 커패시터가 완성된다. 따라서 하부전극의 일부를 먼저 패터닝하고 측벽 산화방지막을 형성함으로써, 하부전극과 콘택플러그 사이의 접촉특성을 향상시킬 수 있고, 접착특성 및 금속 배리어막의 특성을 확보할 수 있는 동시에, 먼저 하부전극의 일부가 패터닝된 후, 하부전극의 다른 일부가 패터닝 되기 때문에 두꺼운 하부전극 식각시 발생할 수 있는 포토레지스트막의 소모를 방지할 수 있으며 이로 인한 강유전 특성 열화를 방지할 수 있다.
(실시예)
본 발명은 강유전체 메모리 소자 및 그 형성 방법에 관한 것으로서, 좀더 구체적으로는 콘택플러그와 하부전극 사이의 접촉특성을 향상시키고, 하부전극 패터닝시 발생할 수 있는 포토레지스트의 소모를 방지하여 강유전체 특성 열화를 방지할 수 있는 강유전체 메모리 소자 형성 방법에 관한 것이다.
이하 도 3a 내지 도 3f 및 도 4를 참조하여 본 발명의 실시예를 설명한다. 본 발명은 여러 다른 형태로 실시가 가능하며, 여기에 개시된 실시예에 한정되게 해석되어서는 안 된다. 또한 첨부된 도면에 있어서, 막질 및 영역들은 설명의 명확화를 위해 과장되게 도시되어져 있다.
도 3f는 본 발명의 일 실시예에 따른 강유전체 커패시터를 개략적으로 나타내고 있는 단면도로서, 하부전극이 다층으로 형성되어있다. 절연막(108,112) 내에 형성된 콘택플러그(114)와 전기적으로 접촉하도록 제 1 하부전극 패턴(116a,118a)이 상기 절연막(112) 상에 형성되어 있다. 상기 제 1 하부전극 패턴(116a,118a) 측벽에 산화방지 스페이서(120a)가 형성되어 있다. 상기 제 1 하부전극 패턴(116a,118a) 및 상기 측벽 산화방지 스페이서(120a)를 포함하여 상기 절연막(112) 상에 제 2 하부전극 패턴(122a,124a)이 형성되어 있다. 상기 제 2 하부전극 패턴(122a,124a) 상에 강유전막 패턴(126a) 및 상부전극 패턴(128a,130a)이 형성되어 강유전체 커패시터를 구성하고 있으며, 반응방지막(132a)이 상기 강유전체 커패시터를 감싸도록 형성되어 있다.
상기 측벽 산화방지 스페이서(120a)는 하부전극의 측벽을 통한 산소 확산을 방지하여 하부전극과 콘택플러그 사이의 접촉특성 열화를 방지한다. 또한 도시된 바로 부터 알 수 있듯이, 하부전극의 일부인 제 1 하부전극 패턴(116a,118a)이 형성되고, 측벽 스페이서(120a)가 형성된 후에 제 2 하부전극 패턴(122a,124a)이 형성되기 때문에, 두꺼운 다층의 하부전극을 패터닝할 때 발생할 수 있는 포토레지스트 소모문제 및 이로 인해 커패시터에 손상이 가해지는 것을 방지할 수 있다.
이하에서는 특히 도 3a 내지 도 3f를 참조하여 본 발명의 일 실시예에 따른 강유전체 커패시터 형성 방법을 상세히 설명한다.
먼저 도 3a를 참조하면, 반도체기판(100), 통상적으로는 실리콘 기판이 준비된다. 상기 실리콘 기판(100) 상에 활성영역과 비활성영역이 잘 알려진 소자분리 공정에 의한 소자격리영역(102)에 의해 정의된다. 상기 소자분리공정은 예를 들면, 국소적 실리콘 산화(LOcal Oxidation of Silicon), 얕은 트렌치 형성(Shallow Trench Isolation) 공정 등이 있다. 이는 통상적인 공정으로 설명을 생략한다.
소자분리공정으로 활성영역이 정의되면, 트랜지스터 형성 공정이 수행된다. 좀더 구체적으로 살펴보면, 실리콘 기판(100)과의 전기적 절연을 위한 게이트 산화막이 형성된다. 다음 게이트 전극막 및 게이트 캡핑막이 증착되고 패터닝되어 게이트 전극 구조가 형성된다. 그리고 나서 이온주입공정이 수행되어 불순물 확산 영역인 소스/드레인 영역(106a,106b)이 게이트 전극 구조 양측의 반도체 기판 내에 형성된다. 다음 게이트 전극 구조 양측에 게이트 스페이서가 형성되어 트랜지스터를 완성한다.
다음, 상기 트랜지스터(104)를 포함하여 상기 실리콘 기판(100)상에 제 1 층간절연막(108)이 증착된다. 상기 제 1 층간절연막은 통상적으로 CVD(chemical vapor deposition) 방법에 의한 산화막으로 형성된다. 다음으로 강유전체 기억소자의 데이터 라인인 비트라인 형성 공정이 수행된다. 먼저 소정의 소스/드레인 영역(106a)을 노출시키도록 상기 제 1 층간절연막(108)이 건식식각되어 비트라인 콘택홀이 형성된다. 예를 들어, 텅스텐이 상기 콘택홀을 채우도록 상기 제 1 층간절연막(108) 상에 잘 알려진 스퍼터 방법에 의해 증착된다. 그리고 나서 증착된 텅스텐이 소정의 패턴으로 식각되어 도 3a에 나타난 바와 같이 비트라인(110)이 형성된다.
다음 상기 비트라인(110)을 포함하여 상기 제 1 층간절연막(108) 상에 제 2 층간절연막(112)이 증착된다. 상기 제 2 층간절연막은 통상적으로 CVD 방법에 의한 산화막으로 형성된다. 다음 공정은 후속공정으로 형성되는 강유전 커패시터와 트랜지스터(104)의 전기적 연결을 위한 콘택플러그 형성공정이다. 먼저 상기 트랜지스터(104)의 소정의 소스/드레인(106b)을 노출시키도록 상기 제 2 및 제 1 층간절연막(112,108)을 식각하여 플러그용 콘택홀을 형성한다. 상기 플러그용 콘택홀을 완전히 채우도록 도전막인 폴리실리콘이 증착된다. 그리고 나서 평탄화공정이 수행되어 콘택플러그(114)가 완성된다.
다음 공정은 강유전체 커패시터 형성 공정이다. 먼저 제 1 하부전극막이 형성되고 식각되어 제 1 하부전극 패턴(116a,118a)이 형성된다. 좀더 구체적으로, 접착강화막(116), 및 배리어 금속막이 상기 콘택플러그(114)를 포함하여 상기 제 2 층간절연막(112) 상에 형성된다. 그리고 나서 사진식각공정으로 패터닝되어 상기 콘택플러그(114)와 전기적으로 연결되는 제 1 하부전극 패턴(116a,118a)이 완성된다. 상기 접착강화막은 하부의 제 2 층간절연막(112)과 후속공정으로 증착되는 상부막질과의 접착특성을 강화하기 위해서 그리고 또한 콘택플러그(114) 상부와의 옴성 접촉(ohmic contact)을 위해서 증착된다. 상기 접착강화막은 예를 들어 티타늄, 티타늄 질화막, 코발트 등으로 형성된다. 상기 배리어 금속막은 예를 들어 스퍼터링 방법을 이용하여 이리듐(Ir)으로 형성된다. 또한 로듐 또는 루세늄으로 형성될 수 있다. 상기 배리어 금속막은, 후속 열처리 공정 등에서 상기 접착강화막의 상부표면을 통한 산소의 확산을 방지함으로써, 상기 접착강화막의 산화를 방지하여 접착강화막의 전기적 특성 열화를 방지한다.
다음 상기 제 1 하부전극 패턴(116a,118a)의 측면을 통한 산소의 확산을 방지하기 위한 측벽 산화방지막 형성 공정이 수행된다. 먼저 산화방지막(120)이 상기 제 1 하부전극 패턴(116a,118a)을 포함하여 상기 제 2 층간절연막(112) 상에 형성된다. 예를 들어 실리콘 산화막 또는 실리콘 질화막 등으로 형성될 수 있다. 다음 상기 산화방지막(120)이 이방성으로 식각되어 되 3b에 나타나 바와 같이 측벽 산화방지 스페이서(120a)가 형성된다. 이러한 측벽 산화방지 스페이서(120a)는 또한 상기 제 1 하부전극의 상부 에지 부분을 라운드 지게 하여 후속 공정으로 형성되는 강유전막의 스텝 커버리지를 향상시킨다.
다음 제 2 하부전극막질이 형성된다. 좀더 구체적으로, 제 2 하부전극막질로 도전성 산화막 전극(122) 및 금속 전극막(124)이 상기 제 1 하부전극 패턴(116a,118a)을 포함하여 상기 제 2 층간절연막(112) 상에 형성된다(도 3b 참조). 상기 산화막 전극(122)은 이산화 이리듐, 이산화 루세늄 등으로 형성될 수 있고 상기 금속 전극막(124)은 예를 들어 백금으로 형성될 수 있다. 상기 산화막 전극(122)은 상기 제 2 층간절연막인 실리콘 산화막(112)과의 접착특성이 좋기 때문에, 상기 실리콘 산화막(112)과 상기 백금전극막(124) 사이의 접착막 역할도 한다. 한편 상기 백금 전극막(124)은 후속 공정으로 증착되는 강유전막의 결정화에 유리한 격자구조를 제공하여 보다 안정적인 강유전막 형성에 도움을 준다.
다음 도 3c를 참조하면, 강유전막 전구물질이 솔-젤 방법에 의해 비정질 형태로 증착된다. 예를 들면, PZT막이 증착된다. 그리고 나서, 상기 PZT막이 강유전 특성을 나타내게 하기 위한 결정화 열처리가 수행되어 강유전막(126)이 완성된다. 다음은 상부전극(128,130) 형성 공정으로, 산화막 전극(128) 및 금속 전극막(130)이 증착된다. 상기 산화막 전극(128)으로 이산화 이리듐이 스퍼터링 방법으로 증착된다. 상기 금속 전극막(130)으로 이리듐이 스퍼터링 방법으로 증착된다.
다음 강유전 커패시터 형성을 위한 사진 식각 공정이 수행된다. 먼저 상기 상부전극막(130,128) 및 강유전막(126)이 식각된 후 식각 손상을 치유하기 위한 열처리가 수행된다. 그리고 나서 상기 제 2 하부전극막(124,122)이 식각되어 도 2d에 나타난 바와 같이 강유전체 커패시터를 완성한다. 상기 식각된 제 2 하부전극 패턴(124a,122a)은 상기 스페이서(120a)를 포함하는 상기 제 1 하부전극 패턴 (116a,118a)의 측면에서 연장되어 상기 제 2 층간절연막(112)과 일부가 겹치도록 형성된다. 상술한 바와 같이, 먼저 제 1 하부전극 패턴(116a,118a)이 형성되어 있기 때문에, 본 식각공정에서 식각되어야 할 하부전극량이 그만큼 줄어들게 되며, 그 결과 식각시간이 감소되고, 식각에 사용되어지는 포토레지스트막의 소모를 최소화 할 수 있다.
다음으로, 도 3e에 나타난 바와 같이, 형성된 강유전체 커패시터로 물질이동을 방지하기 위한 확산방지막이 스퍼터링 방법 등으로 증착된다. 그리고 나서 상기 확산방지막의 특성을 강화시키기 위한 열처리 공정이 산소분위기에서 약 500℃에서 수행된다. 상기 확산방지막은 예를 들면 이산화 티타늄, 알루미나(Al2O3) 등으로 형성된다. 열처리 공정후, 상기 확산방지막이 적어도 상기 강유전 커패시터를 감싸도록 식각되어 도 3e에 나타난 바와 같이 소정의 형상(132a)으로 패터닝된다.
다음 공정은 플레이트 라인(136:plate line) 형성공정으로, 상기 도 3e에 나타난 결과물 상에 화학적 기상 증착법에 의한 제 3 층간절연막(134)으로 산화막이 상기 강유전체 커패시터를 포함하여 상기 제 2 층간절연막(112) 상에 증착된다. 상기 제 3 층간절연막(134)이 식각되어 상기 상부전극(130a)을 노출시키는 콘택홀이 형성된다. 그리고 나서 상기 식각과정에서 발생될 수 있는 식각손상을 치유하기 위해 산소분위기에서 열처리가 진행된다. 다음, 상기 콘택홀을 채우도록 스퍼터링 방법 등으로 도전물질인 알루미늄 등이 증착된다. 그리고 나서, 통상적인 사진식각공정으로 증착된 알루미늄이 패터닝되어 도 3f에 나타난 바와 같이 플레이트 라인(136)이 형성된다.
도 4는 본 발명의 다른 실시예에 따른 강유전체 커패시터를 개략적으로 나타내는 단면도이다. 도 4에 있어서, 도 3에 나타난 구성요소와 동일한 기능을 가지는 구성요소에 대해서는 동일한 참조번호를 병기하며, 이의 설명은 생략한다.
도 4를 참조하면 본 발명의 다른 실시예에 따른 강유전체 커패시터는, 반도체 기판(100) 상에 형성된 콘택플러그(114)를 가지는 절연막(108,112)과, 상기 콘택플러그(114)와 전기적으로 연결되는 다층의 제 1 하부전극 패턴(116a,118a)과, 상기 제 1 하부전극 패턴(116a,118a) 측벽을 감싸도록 상기 절연막(112) 상에 형성된, 상기 제 1 하부전극 패턴(116a,118a)과 동일한 높이를 가지는 산화방지막(120b)과, 상기 제 1 하부전극 패턴(116a,118a) 및 상기 산화방지막(120b) 상에 형성된 다층의 제 2 하부전극 패턴(122a,124a)과, 상기 제 2 하부전극 패턴(122a,124a) 상에 형성된 강유전막 패턴(126a)과, 상기 강유전막 패턴(126a) 상에 형성된 다층의 상부전극 패턴(128a,130a)과, 그리고 상기 제 2 하부전극 패턴, 강유전막 패턴 및 상부전극 패턴을 감싸도록 형성된 반응방지막(132a)을 포함한다.
도 3f와 비교해 보면, 도 4의 경우 제 1 하부전극 패턴(116a,118a)의 측벽을 통한 산화를 방지하기 위한 산화방지막(120b)이 도 3f와는 다른 형태로 형성되어 있음을 알 수 있다. 본 실시예에서 상기 측벽 산화방지막(120b)은 다음과 같은 방법으로 형성된다. 제 1 하부전극 패턴(116a,118a)이 형성된 후, 산화방지막이 평탄화 하기에 충분한 두께로 증착된다. 그리고 나서, 상기 제 1 하부전극 패턴(116a,116b)의 상부표면이 나타날 때까지, 상기 산화방지막이 평탄화 식각되어 도 4에 나타난 바와 같은 측벽 산화방지막(120b)이 완성된다.
본 발명에 의한 강유전체 메모리 소자 형성 방법에 의하면, 하부전극의 일부가 패터닝된 후, 측벽 산화방지막이 형성된다. 따라서, 후속식각공정에서 식각되어야 할 전체 하부전극량이 감소하고, 식각시간이 감소함에 따라, 포토레지스트막이 식각공정에서 과도하게 식각되어 하부의 커패시터가 식각 손상을 받는 것을 방지할 수 있는 효과가 있으며, 또한 상기 측벽 산화방지막은 커패시터 하부전극의 측벽을 통한 산소의 확산을 방지할 수 있다.
Claims (16)
- 강유전체 메모리 소자 형성 방법에 있어서,반도체기판 상에 콘택플러그를 포함하는 층간절연막을 형성하는 단계와;상기 층간절연막 상에 상기 콘택플러그와 전기적으로 연결되는 제 1 하부전극 패턴을 형성하되, 상기 제 1 하부전극 패턴은 측벽과 상부 표면을 정의하는 단계와;상기 제 1 하부전극 패턴 측벽에 산화방지막을 형성하는 단계와;상기 측벽 산화방지막 및 제 1 하부전극 패턴을 포함하여 상기 층간절연막 상에 제 2 하부전극막, 강유전막 그리고 상부전극막을 차례로 형성하는 단계와; 그리고상기 상부전극막, 강유전막 그리고 제 2 하부전극막을 식각하여 상부전극 패턴, 강유전막 패턴 그리고 제 2 하부전극 패턴을 형성하는 단계를 포함하되, 상기 제 1 및 제 2 하부전극 패턴, 강유전막 패턴 그리고 상부전극 패턴은 강유전체 커패시터를 정의하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 1 항에 있어서,상기 제 1 하부전극 패턴의 측벽에 산화방지막을 형성하는 단계는,상기 제 1 하부전극 패턴의 측벽 및 상부표면을 포함하여 상기 층간절연막 상에 산화방지 물질막을 형성하는 단계와; 그리고상기 산화방지 물질막을 에치백하여 산화방지 측벽 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 1 항에 있어서,상기 제 1 하부전극 패턴의 측벽에 산화방지막을 형성하는 단계는,상기 제 1 하부전극 패턴의 측벽 및 상부표면을 포함하여 상기 층간절연막 상에 산화방지 물질막을 형성하는 단계와; 그리고상기 제 1 하부전극 패턴의 상부표면이 나타날 때까지 상기 산화방지 물질막을 평탄화 식각하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 1 항에 있어서,상기 제 1 하부전극 패턴을 형성하는 단계는,접착강화막을 상기 콘택플러그를 포함하는 상기 층간절연막 상에 형성하는 단계와;상기 접착강화막 상에 도전성 배리어막을 형성하는 단계와; 그리고,상기 접착강화막 및 상기 도전성 배리어막을 식각하여, 상기 제 1 하부전극 패턴을 형성하는 단계를 포함하며,상기 제 2 하부전극막은 도전성 산화막과 금속 전극막으로 형성되는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 4 항에 있어서,상기 접착강화막은 티타늄 나이트라이드, 티타늄 그리고 코발트 중 어느 하나로 형성되고, 상기 도전성 배리어막은 이리듐, 로듐 그리고 루세늄 중 어느 하나로 형성되고, 상기 측벽 산화방지막은 SiO2및 Si3N4중 어느 하나로 형성되고, 상기 산화막 전극은 이산화 이리듐 그리고 이산화 루세늄 중 어느 하나로 형성되고, 상기 금속 전극은 백금으로 형성되는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 4 항에 있어서,상기 제 2 하부전극 패턴은 상기 제 1 하부전극 패턴의 측면 에지로부터 확장하여 상기 층간절연막의 일부 상에서 끝나며, 상기 산화막 전극은 상기 층간절연막과 상기 금속전극막 사이의 접착층 역할을 하는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 4 항에 있어서,상기 산화방지막은 상기 제 1 하부전극 패턴의 측면 산화를 방지하는 역할을 하며, 상기 도전성 배리어막은 상기 접착강화막의 상부표면의 산화를 방지하는 역할을 하는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 1 항에 있어서,적어도 상기 강유전체 커패시터를 감싸도록 반응방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 제 8 항에 있어서,상기 반응방지막은 TiO2및 Al2O3중 어느 하나로 형성되는 것을 특징으로 하는 강유전체 메모리 소자 형성 방법.
- 강유전체 메모리 소자를 구성하는 강유전체 커패시터에 있어서,반도체 기판 상에 형성된 콘택플러그를 가지는 절연막과;상기 절연막과 전기적으로 연결되는 다층의 제 1 하부전극 패턴과;상기 제 1 하부전극 패턴 측벽을 감싸도록 상기 절연막 상에 형성된, 상기 제 1 하부전극 패턴과 동일한 높이를 가지는 산화방지막과;상기 제 1 하부전극 패턴 및 상기 산화방지막 상에 형성된 다층의 제 2 하부전극 패턴과;상기 제 2 하부전극 패턴 상에 형성된 강유전막 패턴과;상기 강유전막 패턴 상에 형성된 다층의 상부전극 패턴과; 그리고상기 제 2 하부전극 패턴, 강유전막 패턴 및 상부전극 패턴을 감싸도록 형성된 반응방지막을 포함하는 강유전체 커패시터.
- 제 10 항에 있어서,상기 산화방지막은 실리콘 산화막 그리고 실리콘 질화막 중 어느 하나에 의해 형성되는 것을 특징으로 하는 강유전체 커패시터
- 제 10 항에 있어서,상기 제 1 하부전극 패턴은 접착강화막 및 배리어 금속막의 이중막으로 형성되는 것을 특징으로 하는 강유전체 커패시터.
- 제 10 항에 있어서,상기 제 2 하부전극 패턴은 산화막 전극 및 금속 전극의 이중막으로 형성되는 것을 특징으로 하는 강유전체 커패시터.
- 제 12 항에 있어서,상기 접착강화막은 티타늄 나이트라이드, 티타늄 그리고 코발트 중 어느 하나로 형성되고, 상기 도전성 배리어막은 이리듐, 로듐 그리고 루세늄 중 어느 하나로 형성되는 것을 특징으로 하는 강유전체 커패시터.
- 제 13 항에 있어서,상기 산화막 전극은 이산화 이리듐 그리고 이산화 루세늄 중 어느 하나로 형성되고, 상기 금속 전극은 백금으로 형성되는 것을 특징으로 하는 강유전체 커패시터.
- 제 10 항에 있어서,상기 반응방지막은 TiO2및 Al2O3중 어느 하나로 형성되는 것을 특징으로 하는 강유전체 커패시터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990040768A KR100343287B1 (ko) | 1999-09-21 | 1999-09-21 | 고집적 강유전체 메모리 소자의 형성 방법 |
| US09/666,741 US6376325B1 (en) | 1999-09-21 | 2000-09-20 | Method for fabricating a ferroelectric device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990040768A KR100343287B1 (ko) | 1999-09-21 | 1999-09-21 | 고집적 강유전체 메모리 소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010028499A true KR20010028499A (ko) | 2001-04-06 |
| KR100343287B1 KR100343287B1 (ko) | 2002-07-15 |
Family
ID=19612519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990040768A KR100343287B1 (ko) | 1999-09-21 | 1999-09-21 | 고집적 강유전체 메모리 소자의 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6376325B1 (ko) |
| KR (1) | KR100343287B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495679B1 (ko) * | 2001-06-27 | 2005-06-16 | 샤프 가부시키가이샤 | 확산방지막 및 그의 제조방법과 반도체기억소자 및 그의제조방법 |
| KR100713321B1 (ko) * | 2005-05-30 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 커패시터 제조 방법 |
| KR100717810B1 (ko) * | 2005-08-31 | 2007-05-11 | 주식회사 하이닉스반도체 | 캐패시터의 제조방법 |
| KR100761378B1 (ko) * | 2004-07-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치 및 그 제조 방법 |
| KR100846366B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| KR20150076654A (ko) * | 2013-12-27 | 2015-07-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3931445B2 (ja) * | 1998-09-10 | 2007-06-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| DE19854418C2 (de) * | 1998-11-25 | 2002-04-25 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung |
| DE19950540B4 (de) * | 1999-10-20 | 2005-07-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur |
| KR100351056B1 (ko) * | 2000-06-27 | 2002-09-05 | 삼성전자 주식회사 | 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법 |
| KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
| WO2002075780A2 (en) * | 2001-03-21 | 2002-09-26 | Koninklijke Philips Electronics N.V. | Electronic device having dielectric material of high dielectric constant |
| JP3824878B2 (ja) * | 2001-03-30 | 2006-09-20 | セイコーエプソン株式会社 | インク組成物、記録媒体、インクジェット記録方法、および記録物 |
| KR100403957B1 (ko) * | 2001-05-03 | 2003-11-03 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| JP4428500B2 (ja) * | 2001-07-13 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 容量素子及びその製造方法 |
| KR100423906B1 (ko) * | 2001-08-08 | 2004-03-22 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 제조방법 |
| US6743643B2 (en) * | 2001-11-29 | 2004-06-01 | Symetrix Corporation | Stacked memory cell having diffusion barriers |
| US6503764B1 (en) * | 2001-12-12 | 2003-01-07 | Vanguard International Semiconductor Corporation | Method of making in high density DRAM circuit having a stacked capacitor |
| NO322192B1 (no) * | 2002-06-18 | 2006-08-28 | Thin Film Electronics Asa | Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3519721B2 (ja) | 2002-07-01 | 2004-04-19 | 沖電気工業株式会社 | 半導体装置の合わせマーク |
| KR100456698B1 (ko) * | 2002-09-04 | 2004-11-10 | 삼성전자주식회사 | 강유전체 메모리 소자의 제조 방법 |
| US6940111B2 (en) * | 2002-11-29 | 2005-09-06 | Infineon Technologies Aktiengesellschaft | Radiation protection in integrated circuits |
| US6800890B1 (en) * | 2002-12-30 | 2004-10-05 | Infineon Technologies Aktiengesellschaft | Memory architecture with series grouped by cells |
| US7270884B2 (en) * | 2003-04-07 | 2007-09-18 | Infineon Technologies Ag | Adhesion layer for Pt on SiO2 |
| KR20050056419A (ko) * | 2003-12-10 | 2005-06-16 | 동부아남반도체 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100712502B1 (ko) * | 2004-11-30 | 2007-05-02 | 삼성전자주식회사 | 금속-유전막-금속 캐패시터 및 그 제조방법 |
| US20060197183A1 (en) * | 2005-03-01 | 2006-09-07 | International Business Machines Corporation | Improved mim capacitor structure and process |
| KR100668348B1 (ko) * | 2005-11-11 | 2007-01-12 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US8887725B2 (en) * | 2006-05-10 | 2014-11-18 | Respcare, Inc. | Ventilation interface |
| US8232175B2 (en) * | 2006-09-14 | 2012-07-31 | Spansion Llc | Damascene metal-insulator-metal (MIM) device with improved scaleability |
| DE102007045074B4 (de) * | 2006-12-27 | 2009-06-18 | Hynix Semiconductor Inc., Ichon | Halbleiterbauelement mit Gatestapelstruktur |
| US9401279B2 (en) | 2013-06-14 | 2016-07-26 | Sandisk Technologies Llc | Transistor gate and process for making transistor gate |
| JP6287278B2 (ja) * | 2014-02-03 | 2018-03-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US11257844B2 (en) * | 2019-09-12 | 2022-02-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ferroelectric random access memory (FRAM) cell |
| US20220278115A1 (en) * | 2021-02-26 | 2022-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric Memory Device and Method of Manufacturing the Same |
| US11916127B2 (en) * | 2021-06-16 | 2024-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer electrode to improve performance of ferroelectric memory device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489548A (en) | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| US5464786A (en) | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
| EP0739030A3 (en) * | 1995-04-19 | 1998-07-08 | Nec Corporation | Highly-integrated thin film capacitor with high dielectric constant layer |
| KR100232160B1 (ko) * | 1995-09-25 | 1999-12-01 | 김영환 | 반도체 장치의 커패시터 구조 및 그 제조방법 |
| JP3388089B2 (ja) | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
| KR100234361B1 (ko) * | 1996-06-17 | 1999-12-15 | 윤종용 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
| KR980006341A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 캐패시터 제조 방법 |
| US5807774A (en) | 1996-12-06 | 1998-09-15 | Sharp Kabushiki Kaisha | Simple method of fabricating ferroelectric capacitors |
| KR100230402B1 (ko) * | 1996-12-31 | 1999-11-15 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
| KR19980065732A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 커패시터의 제조 방법 |
| KR100399886B1 (ko) * | 1998-07-02 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 커패시터 형성 방법 |
| KR100365766B1 (ko) * | 1998-10-28 | 2003-03-17 | 주식회사 하이닉스반도체 | 강유전체 메모리 제조방법 |
| KR100329773B1 (ko) * | 1998-12-30 | 2002-05-09 | 박종섭 | 에프램 소자 제조 방법 |
-
1999
- 1999-09-21 KR KR1019990040768A patent/KR100343287B1/ko not_active IP Right Cessation
-
2000
- 2000-09-20 US US09/666,741 patent/US6376325B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495679B1 (ko) * | 2001-06-27 | 2005-06-16 | 샤프 가부시키가이샤 | 확산방지막 및 그의 제조방법과 반도체기억소자 및 그의제조방법 |
| KR100846366B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| KR100761378B1 (ko) * | 2004-07-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치 및 그 제조 방법 |
| KR100713321B1 (ko) * | 2005-05-30 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 커패시터 제조 방법 |
| KR100717810B1 (ko) * | 2005-08-31 | 2007-05-11 | 주식회사 하이닉스반도체 | 캐패시터의 제조방법 |
| KR20150076654A (ko) * | 2013-12-27 | 2015-07-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100343287B1 (ko) | 2002-07-15 |
| US6376325B1 (en) | 2002-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100343287B1 (ko) | 고집적 강유전체 메모리 소자의 형성 방법 | |
| JP4874456B2 (ja) | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 | |
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100870361B1 (ko) | 강유전체 메모리 및 그 제조방법 | |
| US6664578B2 (en) | Ferroelectric memory device and method of forming the same | |
| US20090068763A1 (en) | Method for manufacturing semiconductor device and its manufacturing method | |
| KR20020073443A (ko) | 반도체 기억 장치와 그 제조 방법 | |
| WO2006134664A1 (ja) | 半導体装置及びその製造方法 | |
| KR100504693B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100418586B1 (ko) | 반도체소자의 제조방법 | |
| KR20040102159A (ko) | 캐패시터 오버 플러그 구조체용 배리어 | |
| JP2006310637A (ja) | 半導体装置 | |
| KR20010083237A (ko) | 반도체기억장치 | |
| KR100562499B1 (ko) | 강유전체 기억 소자 및 그 제조 방법 | |
| JP2005528788A (ja) | 信頼性が改善された強誘電体メモリ集積回路 | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| KR20030019273A (ko) | 반도체 집적 회로 장치 및 그 제조방법 | |
| US20030057464A1 (en) | Ferroelectric memory device and method of fabricating the same | |
| KR100450684B1 (ko) | 비아식각저지막을 이용하는 강유전체 메모리 소자 및 그제조방법 | |
| JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
| KR20020016337A (ko) | 신뢰성 있는 고집적 강유전체 커패시터 제조 방법 | |
| KR100468708B1 (ko) | 강유전체커패시터및그제조방법 | |
| KR100640781B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20020042310A (ko) | 점착성을 개선할 수 있는 강유전체 커패시터 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |