KR20040102159A - 캐패시터 오버 플러그 구조체용 배리어 - Google Patents
캐패시터 오버 플러그 구조체용 배리어 Download PDFInfo
- Publication number
- KR20040102159A KR20040102159A KR10-2004-7017034A KR20047017034A KR20040102159A KR 20040102159 A KR20040102159 A KR 20040102159A KR 20047017034 A KR20047017034 A KR 20047017034A KR 20040102159 A KR20040102159 A KR 20040102159A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- layer
- barrier
- conductive
- capacitor
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 121
- 239000003990 capacitor Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 11
- 229910004166 TaN Inorganic materials 0.000 claims description 6
- 229910004200 TaSiN Inorganic materials 0.000 claims description 6
- 229910010037 TiAlN Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical group O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 4
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000012811 non-conductive material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 131
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 239000012790 adhesive layer Substances 0.000 abstract description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 15
- 239000004020 conductor Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000002775 capsule Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 241000877463 Lanio Species 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 1
- OEBXVKWKYKWDDA-UHFFFAOYSA-N [Ta].[Bi].[Sr] Chemical compound [Ta].[Bi].[Sr] OEBXVKWKYKWDDA-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
Abstract
캐패시터-오버-플로그 구조체에서 플러그 산화를 감소시키는 개선된 배리어 스택이 개시된다. 상기 배리어 스택은 티타늄 산화물로 구성된 비-도전성 부착층상에 형성된다. 상기 배리어 스택은 제1 및 제2배리어층을 포함하며, 상기 제2배리어층은 상기 제1배리어층의 최상면 및 측벽을 덮는다. 일 실시예에서, 제1배리어층은 Ir으로 이루어지며 제2배리어층은 IrOx로 이루어진다. 배리어 스택위에 캐패시터가 형성된다.
Description
메모리 IC는 비트라인 및 워드라인으로 상호연결된 복수의 메모리 셀을 포함하여 이루어진다. 메모리 셀은 일 비트의 정보의 저장을 위해 캐패시터에 결합되는 트랜지스터를 포함한다. 높은 밀도의 메모리 IC를 실현하기 위해서, 도 1에 도시된 바와 같이 메모리 셀은 캐패시터-오버-플러그(capacitor-over-plug; COP) 구조체를 채택한다. 상기 구조는 제1 및 제2전극(141, 142) 사이에 유전층(146)이 위치된 캐패시터를 포함한다. 상기 캐패시터는 도전성 플러그(170)에 결합된다.
통상적으로, 유전층의 특성을 개선시키기 위해, 특히 k가 높은 유전체 및 강유전체 물질에 대해서는 산소(O2) 분위기에서의 고온 어닐링이 필요하다. 또한, 접촉 구멍(contact hole; 165)의 에칭으로 인한 손상을 복구(repair)하기 위해서는 O2에서의 또 다른 어닐링이 필요하다. 통상적으로, 어닐링은 700℃에서 1시간동안 실행된다. 어닐링 중에, O2는 캐패시터를 통해 확산되며 플러그를 산화시킨다. 이는 성능 저하를 초래할 수 있으며, 어떤 경우에서는, 증가된 플러그 저항률(resistivity) 또는 전기적 개방 연결(open connection)의 결과로 불량(failure)을 초래한다.
캐패시터를 통한 산소 확산을 방지하기 위해서, 하부 전극과 플러그 사이에는 이리듐으로 형성된 배리어층(187)이 제공된다. 이리듐(Ir)은 O2에 대한 양호한 배리어 특성 때문에 사용된다. Ir은 ILD 층(예를 들어, 이산화규소, 질화규소)으로부터 벗겨지려는(delaminate) 경향이 있기 때문에, 부착을 촉진시키기 위해 상기 층들간에는 티타늄질화물층(182)이 제공된다. 하지만, 도시된 바와 같이, 배리어 및 부착층들의 측벽이 노출된다. 산소는 노출된 측벽을 통해 그리고 부착층과 배리어와 ILD 사이의 경계면(interface)을 따라 수평으로 확산되어, 부착층, 어떤 경우에서는 플러그를 산화시킬 수 있다.
상기 서술로부터, 캐패시터 오버 플러그 구조체내의 플러그의 산화를 감소시키기 위해 개선된 배리어층을 제공하는 것이 바람직하다.
본 발명은, 산소와 같은 원자 또는 분자의 확산을 감소시키는, 예를 들어 집적 회로(IC)에서 사용되는 배리어 스택(barrier stack)에 관한 것이다. 더욱 상세하게는, 배리어 스택은 캐패시터 오버 플러그 구조체내의 플러그의 산화를 감소시킨다.
도 1은 캐패시터 오버 플러그 구조체의 단면도를 도시하는 도면;
도 2는 강유전체 메모리 셀을 도시하는 도면;
도 3 및 도 4는 본 발명의 상이한 실시예를 도시하는 도면; 및
도 5 내지 도 8은 본 발명의 일 실시예에 따라 캐패시터 오버 플러그를 제조하는 공정을 도시하는 도면이다.
본 발명은 일반적으로 캐패시터 오버 플러그 구조체의 형성에 관한 것이다. 일 실시예에서, 플러그의 산화를 감소시키는 개선된 배리어 스택이 개시된다. 상기 배리어 스택은 부착층과 캐패시터 사이에 위치되어 플러그의 산화를 감소시킨다.
일 실시예에서, 비-도전성 부착층은 플러그가 위치된 곳을 제외하고 인터레벨(interlevel) 유전층상에 제공된다. 일 실시예에서, 상기 부착층은 티타늄산화물로 이루어진다. 제1 및 제2도전성 배리어층은 상기 부착층과 캐패시터 사이에 제공된다. 제1배리어층은 제2배리어층과 부착층 사이에 배치된다. 제2배리어층은 제1배리어층의 최상면과 측벽을 덮는다. 일 실시예에서, 제1배리어층은 Ir로 이루어져 있으며 제2배리어층은 IrOx로 이루어진다. 제2배리어층은, 예를 들어 부착층과 제1배리어층의 경계면 및 제1배리어층의 측벽을 통한 O2의 확산을 저해하여, 플러그 산화를 감소시키거나 없앤다.
본 발명은 O2와 같은 원자 또는 분자의 확산을 억제시키는 개선된 배리어 스택에 관한 것이다. 이러한 배리어 스택은 메모리 셀의 캐패시터 오버 플러그 구조체에 특히 유용하다. 일 실시예에서, 배리어 스택은 강유전체 캐패시터내에 채택된다. 또한, 배리어 스택은 k가 높은 유전체 캐패시터와 같이 다른 종류의 캐패시터에도 사용될 수 있다.
도 2는 트랜지스터(230) 및 캐패시터(240)를 갖는 강유전체 메모리 셀을 도시한다. 트랜지스터의 제2단자(232)는 캐패시터의 제1전극(241)에 결합된다. 게이트(233) 및 트랜지스터의 제1단자(231)는 각각 워드라인(250) 및 비트라인(260)에 결합된다. 캐패시터의 제2전극에 결합되어 있는 것은 플레이트라인(270)이다. 캐패시터는 정보를 저장하기 위해 강유전체 물질의 이력 분극 특성(hysteresis polarizatioon characteristic)을 이용한다. 메모리 셀에 저장되는 로직 값은 캐패시터의 분극에 따라 좌우된다. 분극을 변화시키려면, 스위칭 전압(보자력 전압(coercive voltage))보다 큰 전압이 비트라인 및 플레이트라인을 통해 캐패시터의 전극에 걸쳐 인가될 필요가 있다. 캐패시터의 분극은 인가되는 전압의 극성에 따라 좌우된다. 강유전체 캐패시터의 장점은, 전원이 제거된 후에도 그 분극 상태를 유지하여 비휘발성 메모리 셀을 생성한다는 것이다.
도 3을 참조로, 본 발명의 일 실시예에 따른 강유전체 COP 구조체(301)가 도시된다. COP 구조체는 반도체 기판(305)상에 형성되며 인터레벨 유전(interlevel dielectric; IDL)층(318)에 의해 절연된다. ILD 층은, 예를 들어 이산화규소로 이루어진다. 또한, 질화규소 또는 도핑된 실리케이트 글래스(silicate glass)와 같이 다른 종류의 유전물질도 유용하다. COP 구조체는 리드 지르코네이트 티타네이트(lead zirconate titanate; PZT)와 같은 강유전체(346)을 갖는 캐패시터(340)로 이루어진다. 또한, 스트론튬 비스무스 탄탈륨(strontium bismuth tantalum; SBT) 또는 다른 종류의 강유전체 물질이 사용될 수 있다. 강유전체층은제1 및 제2전극(341, 342) 사이에 위치되어 있다. 전극은, 예를 들어, 플래티늄과 같은 귀금속으로 이루어진다. 또한, 다른 종류의 도전성 물질, 예를 들어 SrRuO3, La0.5Sr0.5O3, LaNiO3, 또는 YBa2Cu3O7도 유용하다. 상부 및 하부 전극은 동일한 또는 상이한 물질로 형성될 수 있다.
대안적인 실시예에서, COP 구조는 제1전극과 제2전극사이에 유전층을 갖는 비-강유전체 캐패시터로 이루어진다. 유전층은, 예를 들어 k가 높은 유전층으로 이루어져 있는 한편, 전극은 Ru와 같이 도전성 물질로 이루어진다. 유전층 및 전극에 대해서는 다른 종류의 유전 물질 또는 도전성 물질이 사용될 수도 있다.
예를 들어, 트랜지스터의 확산 영역에 캐패시터를 전기적으로 결합시키는 플러그(370)가 제공된다. 플러그는 폴리실리콘(poly-Si) 또는 텅스텐(W)과 같은 도전성 물질로 형성된다. 다른 종류의 도전성 물질도 유용하다. poly-Si 플러그의 경우, 통상적으로 전극과 플러그 사이의 ILD상에는 실리사이드로 이루어진 예비층(pre-layer)이 제공된다. 트랜지스터의 게이트는 워드라인에 결합되고 나머지 확산 영역은 비트라인에 결합된다. 캐패시터의 하부 전극 밑에는, O2의 확산을 억제시켜 산화로부터 플러그(370)를 보호하도록 배리어층(382)이 제공된다. 일 실시예에서, 배리어층은 O2에 대해 양호한 배리어 특성을 나타내는 비-산화 도전성 물질로 이루어진다. 일 실시예에서, 배리어 물질은 Ir로 이루어진다. 또한, Pd, Rh 또는 Hf와 같이, O2에 대해 양호한 배리어 특성을 갖는 여타의 비-산화 도전성 물질도 유용하다.
배리어층과 ILD 사이의 부착을 촉진시키기 위해서, 부착층(383)이 제공된다. 부착층의 물질은 안정하고, 양호한 배리어 특성을 나타내며, 배리어층과의 강한 접착 특성을 가져야만 한다. 일 실시예에서, 부착층은 비-도전성 산화물로 이루어진다. 부착층은 티타늄 산화물(TiO2)으로 이루어지는 것이 바람직하다. 또한, 산화세륨(CeO2), 산화지르코늄(ZrO2), 산화하프니움(HfO2)과 같은 여타의 물질들도 유용하다. TiO2가 비-도전성이기 때문에, 상기 물질은 플러그가 위치된 곳을 제외한 ILD 층상에 남겨질 수 있다. 이는 O2에 대한 확산 경로로서 ILD와 부착층 사이의 경계면을 제거한다는 점에서 유익하다.
제2배리어층(392)이 제1배리어층 위에 제공되어 배리어 스택을 형성한다. 본 발명에 따르면, 제2배리어층은 제1배리어층의 측벽과 표면을 덮는다. 제2배리어는 양호한 배리어 특성과 부착층과의 양호한 접착 특성을 갖는다. 일 실시예에서, 제2배리어층은 산화이리듐(IrOx)으로 이루어진다. 제2배리어층은 제1배리어층을 완전히 덮음으로써 O2또는 제1배리어층의 측벽을 통한 그리고 제1배리어층 및 부착층의 경계면을 따른 여타의 산화 가스의 확산을 방지한다.
일 실시예에서, 비-도전성 캡슐층(376)이 캐패시터를 덮는다. 상기 캡슐층은 복구 어닐링(recovery annealing)시 캐패시터층의 산화를 방지하는 역할을 한다. 일 실시예에서, 캡슐층은 산화알루미늄(Al2O3) 또는 질화규소(SiN)로 이루어진다.또한, CeO2, ZrO2및 HfO2와 같은 다른 종류의 비-도전성 물질도 사용될 수 있다.
도 4에 도시된 대안적인 실시예에서는, 제1배리어층과 부착층 사이에 추가 배리어층(484)이 제공된다. 일 실시예에서, 추가 배리어층은 제1배리어층과 부착층 사이의 부착성을 개선시키는 도전성 물질로 이루어진다. 또한, 배리어층(484)은 캐패시터 쪽으로의 플러그 물질(예를 들어, Si)의 위쪽 확산을 억제하는 역할을 한다. 도시된 바와 같이, 제1배리어층은 추가 배리어층의 표면 및 측벽을 덮는다. 또한, 추가 배리어층의 표면만을 덮는 제1배리어층도 유용하다. 일 실시예에서, 제1추가배리어층은 티타늄으로 이루어진다. TiN, TaN, TaSiN 또는 TiAlN과 같은 다른 물질도 유용하다.
COP 구조가 단일 캐패시터로 도시되어 있으나. 다른 종류의 COP 구조 또한 유용하다. 예를 들어, COP 구조는 체인 메모리 아키텍처에서 사용되는 것들과 같이 2개의 캐패시터를 포함할 수 있다. 체인 메모리 아키텍처는, 예를 들어 ,"High Density Chain Ferroelectric Random Access Memory(Chain FRAM)(Takashima 외, IEEE Jrnl. of Solid State Circuits, vol. 33, 787-792 페이지, 1998년 5월)"에 개시되어 있으며, 본 명세서에서 인용참조되고 있다.
도 5 내지 도 8은 일 실시예에 따른 캐패시터를 제조하는 공정을 도시한다. 도 5를 참조로, 기판(305)이 제공된다. 기판은 실리콘과 같은 반도체 기판으로 이루어진다. 또한, SOI(silicon-on-insulator)와 같이 다른 종류의 기판이 사용될 수 있다. 기판에는 그 위에 형성된 ILD(318)가 마련되어 있다. ILD는, 예를 들어 SiO2로 이루어진다. 또한, 다른 종류의 유전체 물질도 유용하다. ILD 밑에는, 예를 들어 게이트 및 제1 및 제2확산영역을 갖는 트랜지스터가 있다.
비-도전성 부착층(383)이 ILD상에 증착된다. 비-도전성 부착층은 다음에 형성되는 배리어와 ILD간의 부착을 촉진시킨다. 또한, 상기 부착층은 그 층과 다음에 형성되는 배리어와의 강한 접착을 제공하도록 선택되어, 상기 층들 사이의 경계면을 통한 O2의 확산을 방지하거나 감소시킨다. 일 실시예에서, 비-도전성 부착층은 TiO2로 이루어진다. 대안적으로, 비-도전성 부착층은 CeO2, ZrO2, HfO2또는 다른 종류의 비-도전성 부착층으로 이루어진다. 부착층은, 예를 들어 CVD, PVD, 스핀-코팅 또는 여타의 공지된 기술에 의해 형성된다.
부착층이 형성된 후, 접촉 개구부(contact opening)가 형성되어, 셀 트랜지스터의 확산 영역 중 하나를 노출시킨다. 접촉 개구부는, 예를 들어 종래의 마스크 및 에칭 기술을 이용하여 형성된다. 그런 후, W 또는 poly-Si와 같은 도전성 물질이 증착되어 접촉 개구부를 채우고 ILD의 표면을 덮는다. 다른 종류의 도전성 물질도 유용하다. 기판의 표면은 화학적 기계적 폴리싱(CMP)에 의해 평탄화된다. 부착층은 CMP에 대한 에칭 스톱(etch stop)으로 역할하며, 과도한 도전성 물질을 제거하여 부착층과 공면을 갖는 플러그(370)를 형성한다. poly-Si 플러그를 이용하는 어플리케이션의 경우, 부착층을 증착시키기 이전에 ILD 층상에 실리사이드 예비층이 형성된다.
그 후, 배리어층(582)이 부착층위에 증착된다. 배리어층은 양호한 배리어 특성을 나타내는 도전성 물질로 이루어진다. 이전에 서술된 바와 같이, 배리어 물질은 층들의 경계면을 따른 O2의 측면 확산을 방지하거나 감소시키기 위해 부착층과의 강한 접착을 형성해야 한다. 일 실시예에서, 배리어층은 Ir로 이루어진다. 또한, Pd, Rh 및 Hf와 같이 양호한 배리어 특성을 가지며 부착층과의 강한 접착을 형성하는 여타의 물질들이 사용될 수 있다. 배리어층을 형성하기 위해 스퍼터링과 같은 종래의 증착 기술이 사용될 수 있다.
도 6을 참조로, 배리어층은 배리어(347)를 형성하기 위해 패터닝되며, 플러그의 상부면을 접촉시킨다. 실리사이드층이 제공되는 경우, 배리어층과 실리사이드층 둘 다 함께 패터닝된다. 종래의 마스킹 및 에칭 공정이 배리어층을 패터닝하기 위해 채택된다.
그 후, 제2배리어층이 기판상에 증착되어 배리어와 부착층을 덮는다. 일 실시예에서, 제2배리어층은 도전성 산화물로 이루어진다. 제2배리어층은 IrOx로 이루어지는 것이 바람직하다. 대안적으로, 제2배리어층은 양호한 배리어 특성을 가지며 또한 부착층과의 강한 접착 특성을 나타내는 다른 종류의 도전성 산화물로 이루어진다.
상기 공정은 배리어산화물상에 캐패시터의 층들을 형성하기 위해 계속된다. 일 실시예에서, 상기 공정은 강유전체 캐패시터를 형성하기 위해 계속된다. 또한, 다른 종류의 캐패시터를 형성하는 데에도 유용하다. 상기 공정은 순서대로 형성되는 제1도전전극(641), 강유전체(646) 및 제2전극(642) 층들을 포함한다. 전극은,예를 들어 플래티늄과 같은 귀금속으로 이루어진다. 또한, 다른 종류의 도전성 물질도 사용될 수 있다. 일 실시예에서, 강유전 물질은 PZT로 이루어진다. SBT와 같은 다른 종류의 강유전체 물질도 유용하다. 캐패시터의 상이한 층들을 형성하기 위해 공지된 다양한 기술이 사용될 수 있다. 이러한 기술은, 예를 들어, CVD, PVD 및 스핀-코팅에 개시되어 있으며, 본 명세서에서 인용참조되고 있다.
PZT를 이용하는 어플리케이션에서는, 강유전층의 특성을 향상시키도록 강유전층과 전극 사이에는 스트론튬 루테늄 산화물(SRO) 층들이 형성될 수 있다.
도 7을 참조로, 제2배리어층(392)과 캐패시터의 다양한 층들은 캐패시터(340)를 형성하기 위해 패터닝된다. 상기 층들은, 예를 들어 종래의 마스크 및 에칭 기술을 이용하여 패터닝된다. 도시된 바와 같이, 제2배리어층(392)은 측벽을 포함해 제1배리어층을 덮는다.
캐패시터가 형성된 후, 캡슐층이 기판상에 증착된다. 상기 캡슐층(376)은 캐패시터 구조체를 덮는다. 일 실시예에서, 캡슐층은 Al3O2로 이루어진다. 또한, SiN 또는 TiO2와 같이, 양호한 절연체이며 양호한 배리어 특성을 갖는 다른 종류의 물질도 유용하다.
도 8을 참조로, ILD 층(818)은 캐패시터 구조를 덮는 기판상에 증착된다. ILD는, 예를 들어, SiO2로 이루어진다. 또한, SiN, 도핑된 실리케이트 글래스, 또는 스핀-온 글래스(spin-on glass)와 같이 다른 종류의 유전체 물질도 사용될 수 있다. ILD 층의 표면은, 예를 들어 CMP로 평탄화된다. 또한, 사용된 물질에 따라 리플로잉(reflowing)과 같은 여타의 기술들도 사용될 수 있다. 그 후, 접촉부(865)가 유전층내에 형성되어, 예를 들어 플레이트라인(867)에 캐패시터를 결합시킨다. 접촉부는 종래 듀얼 다마신 기술을 이용하여 형성될 수 있다. 또한, 접촉부 및 도전선을 형성하기 위해 듀얼 다마신 기술 또는 다마신 및 RIE 기술의 조합이 사용될 수 있다.
대안적인 실시예에서, 제1배리어층(382)에 앞서 추가 배리어층이 형성된다(도 5 참조). 이 추가 배리어층은 제1배리어층과 부착층사이의 부착을 촉진시키고 캐패시터 쪽으로의 플러그 물질의 위쪽 확산을 방지하는 역할을 한다. 일 실시예에서, 추가 배리어층은 Ti로 이루어진다. 또한, TiN, TaN, TaSiN 또는 TiAlN과 같은 다른 물질들도 유용하다. 2개의 배리어층은 제1배리어층이 추가 배리어층을 측벽을 포함하여 완전히 덮도록 함께 또는 별도로 패터닝될 수 있다. 공정은 도 6으로부터 개시한 바와 같이 계속된다.
본 발명은 다양한 실시예들을 참조로 개략적으로 도시되고 또한 서술되었지만, 당업자라면 본 발명의 기술적 사상 및 범위를 벗어나지 않고 수정 및 변형이 가능함을 이해할 수 있을 것이다. 그러므로, 본 발명의 범위는 상기의 서술내용을 참조로 결정되는 것이 아니라 균등론의 전 범위와 함께 첨부된 청구항을 참조로 결정되어야 한다.
Claims (24)
- 캐패시터 오버 플러그 구조체를 가지는 집적 회로에 있어서,표면상에 유전층이 형성된 반도체 기판;상기 유전층의 표면상의 부착층;상기 유전층상에 형성되며, 상기 부착층의 표면과 공면인 플러그;상기 플러그와 접촉하여 상기 부착층 위에 형성된 캐패시터;상기 캐패시터와 상기 부착층 사이의 제1 및 제2도전성 배리어층으로 이루어지되, 상기 제1도전층은 상기 부착층 및 상기 플러그와 접촉해 있고, 상기 제2배리어층은 상기 제1배리어층의 최상면과 측벽을 덮으며 상기 부착층 및 상기 캐패시터와 접촉해 있는 것을 특징으로 하는 집적 회로.
- 제1항에 있어서,상기 캐패시터는 강유전체 캐패시터로 이루어진 것을 특징으로 하는 집적 회로.
- 제1항에 있어서,상기 캐패시터는 k가 높은 유전 캐패시터로 이루어진 것을 특징으로 하는 집적 회로.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 부착층은 비-도전성 물질로 이루어진 것을 특징으로 하는 집적 회로.
- 제4항에 있어서,상기 제1도전성 배리어층은 Ir로 이루어진 것을 특징으로 하는 집적 회로.
- 제5항에 있어서,상기 제2도전성 배리어층은 도전성 산화물로 이루어진 것을 특징으로 하는 집적 회로.
- 제6항에 있어서,상기 도전성 산화물은 이리듐 산화물인 것을 특징으로 하는 집적 회로.
- 제4항에 있어서,상기 제2도전성 배리어층은 도전성 산화물로 이루어진 것을 특징으로 하는 집적 회로.
- 제4항에 있어서,상기 도전성 산화물은 이리듐 산화물로 이루어진 것을 특징으로 하는 집적 회로.
- 제4항에 있어서,상기 제1도전성 배리어층은 Pd, Rh 및 Hf로 선택된 물질로 이루어진 것을 특징으로 하는 집적 회로.
- 제10항에 있어서,상기 제2도전성 배리어층은 도전성 산화물로 이루어진 것을 특징으로 하는 집적 회로.
- 제11항에 있어서,상기 도전성 산화물은 이리듐 산화물로 이루어진 것을 특징으로 하는 집적 회로.
- 제4항에 있어서,제3도전성 배리어층을 더 포함하여 이루어지며, 상기 제3도전성 배리어층은 상기 제1배리어층 밑에 배치되는 것을 특징으로 하는 집적 회로.
- 제13항에 있어서,상기 제3배리어층은 티타늄으로 이루어진 것을 특징으로 하는 집적 회로.
- 제13항에 있어서,상기 제3배리어층은 TiN, TaN, TaSiN 및 TiAlN으로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 집적 회로.
- 제13항에 있어서,상기 제1배리어층은 상기 제3배리어층의 최상면 및 측벽을 덮는 것을 특징으로 하는 집적 회로.
- 제16항에 있어서,상기 제3배리어층은 티타늄으로 이루어진 것을 특징으로 하는 집적 회로.
- 제16항에 있어서,상기 제3배리어층은 TiN, TaN, TaSiN 및 TiAlN으로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 집적 회로.
- 제6항에 있어서,제3도전성 배리어층을 더 포함하여 이루어지며, 상기 제3도전성 배리어층은 상기 제1배리어층 밑에 배치되는 것을 특징으로 하는 집적 회로.
- 제19항에 있어서,상기 제3배리어층은 티타늄으로 이루어진 것을 특징으로 하는 집적 회로.
- 제19항에 있어서,상기 제3배리어층은 TiN, TaN, TaSiN 및 TiAlN으로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 집적 회로.
- 제19항에 있어서,상기 제1배리어층은 상기 제3배리어층의 최상면 및 측벽을 덮는 것을 특징으로 하는 집적 회로.
- 제22항에 있어서,상기 제3배리어층은 티타늄으로 이루어진 것을 특징으로 하는 집적 회로.
- 제22항에 있어서,상기 제3배리어층은 TiN, TaN, TaSiN 및 TiAlN으로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 집적 회로.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/134,071 US6583507B1 (en) | 2002-04-26 | 2002-04-26 | Barrier for capacitor over plug structures |
| US10/134,071 | 2002-04-26 | ||
| PCT/EP2003/004079 WO2003092051A2 (en) | 2002-04-26 | 2003-04-17 | Barrier for capacitor over plug structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040102159A true KR20040102159A (ko) | 2004-12-03 |
| KR100714467B1 KR100714467B1 (ko) | 2007-05-04 |
Family
ID=22461645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020047017034A KR100714467B1 (ko) | 2002-04-26 | 2003-04-17 | 캐패시터 오버 플러그 구조체용 배리어 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6583507B1 (ko) |
| EP (1) | EP1502290A2 (ko) |
| JP (1) | JP2005524230A (ko) |
| KR (1) | KR100714467B1 (ko) |
| CN (1) | CN100362626C (ko) |
| TW (1) | TWI228798B (ko) |
| WO (1) | WO2003092051A2 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AR028948A1 (es) * | 2000-06-20 | 2003-05-28 | Astrazeneca Ab | Compuestos novedosos |
| US20030224536A1 (en) * | 2002-06-04 | 2003-12-04 | Andreas Hilliger | Contact formation |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6849465B2 (en) * | 2003-06-20 | 2005-02-01 | Infineon Technologies Ag | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition |
| US7002196B2 (en) * | 2003-11-13 | 2006-02-21 | Infineon Technologies Ag | Ferroelectric capacitor devices and FeRAM devices |
| KR101029339B1 (ko) * | 2004-05-14 | 2011-04-13 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 기억장치 |
| JP4375561B2 (ja) * | 2004-12-28 | 2009-12-02 | セイコーエプソン株式会社 | 半導体記憶装置及びその製造方法 |
| JP5007723B2 (ja) * | 2006-07-06 | 2012-08-22 | 富士通セミコンダクター株式会社 | キャパシタを含む半導体装置及びその製造方法 |
| JP5381614B2 (ja) * | 2009-10-26 | 2014-01-08 | セイコーエプソン株式会社 | 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス |
| JP5819585B2 (ja) * | 2009-12-15 | 2015-11-24 | セイコーエプソン株式会社 | 液滴噴射ヘッド及び液滴噴射装置 |
| FR3003693B1 (fr) * | 2013-03-21 | 2017-01-20 | Commissariat Energie Atomique | Procede d'encapsulation et dispositif associe. |
| US11075179B2 (en) * | 2018-08-30 | 2021-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| JPH0714993A (ja) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| CA2178091A1 (en) * | 1994-10-04 | 1996-04-11 | Robertus Adrianus Maria Wolters | Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
| DE19640244A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode |
| JP3319994B2 (ja) * | 1997-09-29 | 2002-09-03 | シャープ株式会社 | 半導体記憶素子 |
| US6313539B1 (en) * | 1997-12-24 | 2001-11-06 | Sharp Kabushiki Kaisha | Semiconductor memory device and production method of the same |
| US6107136A (en) * | 1998-08-17 | 2000-08-22 | Motorola Inc. | Method for forming a capacitor structure |
| EP1153424A1 (de) * | 1998-12-23 | 2001-11-14 | Infineon Technologies AG | Kondensatorelektrodenanordnung |
| JP2001203171A (ja) * | 1999-06-25 | 2001-07-27 | Applied Materials Inc | 半導体デバイスのシリサイド形成方法 |
| US6465828B2 (en) * | 1999-07-30 | 2002-10-15 | Micron Technology, Inc. | Semiconductor container structure with diffusion barrier |
| US6436819B1 (en) * | 2000-02-01 | 2002-08-20 | Applied Materials, Inc. | Nitrogen treatment of a metal nitride/metal stack |
| DE10042235A1 (de) * | 2000-08-28 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung |
-
2002
- 2002-04-26 US US10/134,071 patent/US6583507B1/en not_active Expired - Fee Related
-
2003
- 2003-03-21 TW TW092106416A patent/TWI228798B/zh not_active IP Right Cessation
- 2003-04-17 WO PCT/EP2003/004079 patent/WO2003092051A2/en active Application Filing
- 2003-04-17 KR KR1020047017034A patent/KR100714467B1/ko not_active IP Right Cessation
- 2003-04-17 JP JP2004500324A patent/JP2005524230A/ja active Pending
- 2003-04-17 CN CNB038094509A patent/CN100362626C/zh not_active Expired - Fee Related
- 2003-04-17 EP EP03717311A patent/EP1502290A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003092051A2 (en) | 2003-11-06 |
| KR100714467B1 (ko) | 2007-05-04 |
| TW200305978A (en) | 2003-11-01 |
| EP1502290A2 (en) | 2005-02-02 |
| JP2005524230A (ja) | 2005-08-11 |
| CN100362626C (zh) | 2008-01-16 |
| US6583507B1 (en) | 2003-06-24 |
| TWI228798B (en) | 2005-03-01 |
| WO2003092051A3 (en) | 2004-02-05 |
| CN1650398A (zh) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| US7173301B2 (en) | Ferroelectric memory device with merged-top-plate structure and method for fabricating the same | |
| US6887752B2 (en) | Semiconductor memory and process for fabricating the same | |
| KR100714467B1 (ko) | 캐패시터 오버 플러그 구조체용 배리어 | |
| US6897501B2 (en) | Avoiding shorting in capacitors | |
| US7151289B2 (en) | Ferroelectric capacitor and semiconductor device having a ferroelectric capacitor | |
| US6858890B2 (en) | Ferroelectric memory integrated circuit with improved reliability | |
| US6724026B2 (en) | Memory architecture with memory cell groups | |
| US6800890B1 (en) | Memory architecture with series grouped by cells | |
| US6858442B2 (en) | Ferroelectric memory integrated circuit with improved reliability | |
| JP4073912B2 (ja) | 直列に接続されたメモリーセルを備えた強誘電体メモリー | |
| US6933549B2 (en) | Barrier material | |
| US6720598B1 (en) | Series memory architecture | |
| US20050239218A1 (en) | Ferroelectric capacitor having a substantially planar dielectric layer and a method of manufacture therefor | |
| KR100418587B1 (ko) | 전기도금법을 이용한 반도체 메모리 소자의 형성방법 | |
| JP2005539387A (ja) | プラグ構造上のキャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |