TWI228798B - Barrier for capacitor over plug structures - Google Patents

Barrier for capacitor over plug structures Download PDF

Info

Publication number
TWI228798B
TWI228798B TW092106416A TW92106416A TWI228798B TW I228798 B TWI228798 B TW I228798B TW 092106416 A TW092106416 A TW 092106416A TW 92106416 A TW92106416 A TW 92106416A TW I228798 B TWI228798 B TW I228798B
Authority
TW
Taiwan
Prior art keywords
barrier layer
integrated circuit
patent application
item
scope
Prior art date
Application number
TW092106416A
Other languages
English (en)
Other versions
TW200305978A (en
Inventor
Gerhard Adolf Beitel
Nicolas Nagel
Bum-Ki Moon
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200305978A publication Critical patent/TW200305978A/zh
Application granted granted Critical
Publication of TWI228798B publication Critical patent/TWI228798B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)

Description

1228798 ^ . _j號92106416_年月曰 卩η: 五、發明說明(1) " 發明領域 本發明係有關一種被用於如積體電路(ICs)之阻障,其 可減少如氧之原子及分子的擴散。更特別是,該阻障可減 少插塞結構之電容器中之插塞的氧化。 發明背景 5己憶體積體電路包含複數個被位元線及字線相互連接 的記憶體胞元。記憶體胞元包括用於儲存一位元資訊之被 耦合至電容器的電晶體。為了解高密度記憶體積體電路, 記憶體胞元運用一種如第一圖所示之插塞上之電容器(c〇p) 結構。該結構包括一電容器140,其具有被放 及142間之介電層146。該電容被耦合至傳導插塞 通常’氧環境中之高溫退火係為改善介電層特性所 需’特別是用於高k介電及鐵電物質。此外,氧環境中之另 一退火係為修復因接觸洞丨6 5之蝕刻造 期間,氧係經由電容擴散並氧化插塞。某些貝例。子所中而^ 加u電阻性?電子開路連接可導致效能降級及失敗。 俜被i供3 ΐ i Γ經由電谷擴散’被形成自銥之阻障層18 7
咖I m化μ分層1位準間介電⑽)層 於層之間藉:增加點石著η ’戶斤以氮化銥層182係被提供 之側壁係被暴露。氧可咖=而,如圖示,阻障及黏著層 障及位準間介電水:透f被暴露側壁,並沿黏著、阻 ΐυ娜™!WttWHVHW:--;--’氧化該黏著層,某些例子中為
1228798
i號 9210641R
夷哭:期提供一被改良的阻障層,用於減少插 塞、乡口稱之電谷态中之插塞的氧化。 五、發明說明(2) 插塞。 發明摘要 中, 層及 之外 銀。 第一 障層 一阻 障層 層之 本發 關插塞結構之電容器的形成。-實施例 電容考二^,化之被改良阻障。該阻障係被放置黏著 —益之間糟以減少插塞的氧化。 例中’非傳導黏著層係被提供於插塞被放置處 篦一 L ?電層。一實施例中,黏著層係包含氮化 ^ 〃一阻障層係被提供於黏著層及電容器之間。 ,t f係被放置於第二阻障層及黏著層之間。第二阻 :盍著第一阻障層之上表面及側壁。一實施例中,第 :早層”銥而第二阻障層包含χ氧化銥(Ir〇x)。第二阻 ^制如氧之穿透第一阻障層之側壁及黏著及第一阻障 面的擴散,藉此減少或避免插塞的。 明詳細說明 良阻 器。 亦可
t,係有關用於減少如氧之原子及分子之擴散的改 tf阻障特別有用於記憶體胞元之插塞結構的電容 、具施例中’該阻障係被運用於鐵電電容器。該阻障 被用於如高k介電電容器的其他類型電容器。 第一圖顯不具有一電晶體230及一電容器240的一鐵電 ,胞兀201。電晶體之第二終端232係被耦合至電容器 二電極241。電晶體之閘極2 33及第一終端2 31分別被相 字線250及位το線26 0。被耦合至電容器之第二電極242 1228798
者係為極板線27 0。電容器使用鐵電物質之滯後極 儲存資,。被儲存於記憶體胞元中之邏輯值係視電容器之 ,化而定。為了改變極性,大於轉換電壓(矯頑電壓): 必須被經由位元線及極板線被施加橫跨電容哭之電極― ΐ二電容器之極化係視被施加之電壓的極性而定。鐵電電 =器之一優點係其於電源被移除之後仍能維持其極化狀 態’形成非依電性記憶體胞元。 —即參考第三圖,依據本發明一實施例之鐵電插塞上之電 容器結構301係被顯示。插塞上之電容器結構係被形成於半 導體基板3 05,且被位準間介電層318絕緣。例如,位準間 介電層可包含二氧化矽(Si〇2)。如氮化矽或摻雜矽酸玻璃θ 之其他類型介電物質亦可用。插塞上之電容器結構包含一 具有如斜錯酸根鈦酸鹽(PZT)之鐵電層346的電容器34〇。銷 叙组(SBT)或其他類型之鐵電物質亦可用。鐵電層係被放置 於第一及第二電極341及342之間。例如,該電極包括如鉑 之貴金屬。例如SrRU()3、LaG.5、SrQ.5()3、LaNi03 或YBa2Cii3 07 之 其他類型傳導物質亦可用。上及下電極可被形成自相同或 不同的物質。 替代實施例中,插塞上之電容器結構包含一第一及第 二電極之間的介電層。例如,該介電層包含一高k介電層, 而該電極包含如釕(Ru )之傳導物質。其他類型之介電物質 或傳導物質亦可被用於介電層及電極。 例如,插塞37 0係被提供電子耦合該電容器至電晶體的 擴散區域。該插塞係被形成自如聚矽(p〇ly_Si)或鎢(W)的 傳導物質。其他類型之傳導物質亦可被使用。針對聚矽插
1228798
案號 92106416 五、發明說明(4) 塞,包含矽化物之預先層通常被提供於電極及插塞之間 分層自位準間介電層。電晶體之閘極係被耦合至字線,而 其他擴散區域係被耦合至位元線。上電極係被耦合至極 線4且障層382係被提供於電容器之下電極下方,藉. 氧之擴散Μ呆護插塞370避免氧化。一實施例中,該 j 包含一對氧呈現良好之阻障特性的非氧化傳導物質。—J ,例中,該阻障層包含銀。如纪、錄或餘之其他對氧呈& 良好之阻障特性的非氧化傳導物質亦可被使用。 為了提升阻障層及分層自位準間介電層之間的黏著 J ’黏:層383係被提供。黏著層之物質應為穩定、呈 之阻障特性並具有與阻障層堅固鏈結的特性。一實施例- j黏著層係包含非傳導性氧化物。較佳是,該黏著層 他:::乳化鈦。如二氧化鈽、二氧化锆或二氧化鈐之其 ::質亦可被使用。因為二氧化鈦為非傳導性,所以其可 :於插塞被放置處之外之分層自位準間介電層上。此旦 =作為氧之擴散路徑之分層自位準間介電層及黏著層 』介"面。 障。:m層392係被提供於第一阻障層上,而形成-阻 壁。明,第二阻障層覆蓋第-阻障層之表面及側 特性一 ϋρ早層具有良好之阻障特性及與黏著層鏈結的 2 施例中,第二阻障層包含氧化錶山⑻。完全 體穿^之第二阻障層’係可避免氧或其他氧化氣 作ί ϊ第一阻障層之側壁及沿著第一阻障及黏著層之介面
1228798 修正 案號 9210641fi 五、發明說明(5) 封層可於恢復退火期間抑制電容器層的氧化。一 中,該囊封層包含氧化鋁(A〗2%)或氮化矽(SiN)。如二氧化 鈽、二氧化锆或二氧化餘之其他非傳導性物質亦可被使 用0 徂2第ΓΓ:示之替代實施例中,附加阻障層484係被提 供於弟-阻障層及黏著層之間。一實施例中,附加阻障層 係包含可改善f -阻障層及黏著層γβ1之黏著性的傳導物 質。此外,Ρ且障層484可抑制插塞物質(如石夕)向上擴散進入 電容器。如圖示,第一阻障層覆蓋著附加阻障層之表面及 側壁。提供僅覆蓋附加阻障層之表面的第一阻障層亦為可 用三一實施例中,附加阻障層係包含鈦。如氮化鈦# 、氮化钽、氮矽化鈕或氮鋁化鈦之其他物 雖然插塞上之電容器結構被顯示具有 其他類型之插塞上之電容器結構亦可被使用。例如,插塞 上之電容器結構可包含兩個電容器,如被用於鏈式記憶體 架構者。例如,鏈式記憶體架構係被說明KTakashim/等人 之1 998年5月,美國電機及電子工程師學會之固態電路期刊 第33冊第787至7 92頁”高密度鏈式鐵電隨機存取記憶體 (ChainFRAM)"中,其在此因各種目的被併入參考。 第五至八圖顯示依據一實施例用於生產電容器的處 理。參考第五圖,一基板30 5係被提供。該基板係包含如矽 之一半導體基板。如絕緣體上之矽之其他類型的基板亦可 被使用。該基板係以被形成其上之分層自位準間介電層3 j 8 來製成。例如,該分層自位準間介電層係包含二氧化^。 分層 士口 匕石夕之其他類型之介電物質亦為可用。例如 1 第11頁 1228798 案號 92106416 五、發明說明(6) 擴散 位準間介電層以下者,係為具有一閘極及第一及第 區域的一電晶體。 非傳導性黏著層383係被沉積於分層自位準間介電層 上。非傳導性黏著層係可增強隨後被形成對分層自位準 介電層之阻障之間的黏著性。黏著層係被挑選提供其及 後被形成阻障物質之間之堅固鏈結,藉以 /氏 透層間介面的擴散…實施例中,該非傳導性 含二氧化鈦。可替代是,該非傳導性黏著層係可包含二氧 化#、二氧化锆、二氧化鎗或其他類型非傳導性黏著層。 例如,黏著層可藉由化學汽相沉積(CVD)、物理汽相沉積 (PVD)、甩膠(spin-coat ing)或其他已知技術來形成。 黏著層被形成後,接觸開口係被形成來暴露胞元電晶 體之擴散區域之一。該接觸開口係使用如傳統罩幕及蝕刻 技術來形成。如鎢或聚矽的傳導物質接著被沉積,填充該 接觸開口並覆蓋分層自位準間介電層表面。其他類型之傳 導物質亦為可用。基板表面係被化學機械拋光(CMp )平面 化。黏著層可當作化學機械拋光之蝕刻阻擋物,藉以移除 過多之傳導物質形成具有黏著層之共面之插塞3 7 〇。針對應 用使用聚矽插塞,矽化物預先層係於沉積黏著層之前被形 成於分層自位準間介電層上。 阻障層5 8 2接著被沉積於黏著層上。該阻障層包含呈現 良好阻障特性的傳導物質。如上述,該傳導物質應形成與 黏著層堅固鏈結藉以避免或降低氧沿著層間介面的側面擴 月欠 貝細*例中’该阻卩早層包含銀。如把、錢或餘之其他 具有良好之阻障特性及形成與黏著層堅固鏈結的傳導物質
第12頁 1228798
修正 亦可被使用。如濺散之傳統沉積技術可被使用。 參考第六圖,阻障層係被製成圖案以形成接觸插塞上 、面之阻障3 4 7。若矽化物層被提供,則阻障及矽化物層係 起被製成圖案。傳統罩幕及蝕刻處理係被用來將阻障声 製成圖案。 " 第二阻障層係被沉積於基板上,覆蓋著阻障及黏著 f ° 了實施例中,該第二阻障層係包含傳導氧化物。較佳 疋’第二阻障層包含氧化銥(IrOx)。可替代是,第二阻障 層包含具有良好之阻障特性及與黏著層堅固鏈結特性之其 他類型傳導氧化物。 " 該處理繼續形成阻障氧化物上之電容器的層。一實施 例中’該處理繼續形成鐵電電容器。形成其他類型之電容 器亦為可用。該處理包含隨後形成第一傳導電極64 1、鐵電 646及第一電極642層。例如,該電極包含如翻之貴金屬, 其他類型傳導物質亦可被使用。一實施例中,該鐵電物質 係包含鉛鍅酸根鈦酸鹽(PZT)。如鳃鉍鈕(SBT)之其他類型 之鐵電物質亦可用。各種已知技術係可被用來形成電容器 之不同層。例如,該技術係被說明為化學汽相沉積、物理 汽相沉積及甩膠,其在此因各種目的被併入參考。 針對使用鉛锆酸根鈦酸鹽之應用,氧化勰釘(S R〇 )層可 被形成於鐵電層及電極之間來增強鐵電層的屬性。 參考第七圖,第二阻障層及電容器之各層係被製成圖 案來形成電容器34 0。該層係利用如傳統罩幕及蝕刻技術被 製成圖案。如圖示,第二阻障層392覆蓋著第一阻障層 3 8 2,包括其側壁。
1228798
電+容器被形成後,囊封層係被沉積於基板上。囊封層 3 ^覆蓋著電容器結構。一實施例中,囊封層包括氧化铭。 如氮化石夕或二氧化鈦之良好絕緣體及具有良好阻障特性之 其他類型物質亦為可用。 修正 #、ί考第八圖’分層自位準間介電層8 1 8係被沉積於覆蓋 著電容,結構之基板上。例如,該分層自位準間介電層係 〇括一氧化石夕。如氮化石夕、摻雜石夕酸玻璃或上旋玻璃之其 他類型介電物質亦可用。分層自位準間介電層表面係利用 學機械抛光來平面化。如逆流之其他技術亦可視被使 質而被使用。接點8 65接著被形成於介電層中,耦合電 $ 如板極線86 7。該接點可使用傳統鑲飾技術被形成。 ,飾技術或鑲飾及RIE技術之結合亦可被用來形成接點 五圖/之代^貝列/ ’附加阻障層係於第一阻障層58 2 (見第 著Γ Λ Λ /附力口阻障層係、可增強第—阻障層間之黏 组或氮銘化鈦之其他物丄化鈦、氮化組、_ 分別製成圖案,使第阻障層可被-起或 括其侧壁。該處理從$ ^層 覆蓋附加阻障層,包 秸八:土 a處理從第六圖繼續向 當本發明已參考各種每#、士& 乃 練技術人士應了解,只要。離:蘇別顯示及說明時,熟 作各種修改及改變。因此 X明之精神及範疇均可 u此’本發明之簕日 說明,而是參考附帶申嗜I 乾圍並不疋參考上述 定。 甲明專利乾圍及其同等全部範圍來決
第14頁 1228798 _ ’ _案號92106416_年月曰 修正_ 圖式簡單說明 第一圖顯示插塞結構之電容器的一橫斷面圖。 第二圖顯示一鐵電記憶體胞元。 第三至四圖顯示本發明之不同實施例。 第五至八圖顯示依據本發明實施例用於生產插塞上之電容 器的處理。 元件符號說明 140 , 240 , 340 電容器 141,241,341,641 第一電極 142,242,3 42,642 第二電極 146, 318, 818 介電層 165 接觸洞 170 傳導插塞 182 氮化錶層/黏著層 187 ,3 8 2 第一阻障層 201 鐵電記憶體胞元 230 電晶體 231 第一終端 232 第二終端 233 閘極 250 字線 260 位元線 270 極板線 301 結構 305 半導體基板 346 鐵電層 347 表面阻障/附加阻障層 370 插塞 376 非傳導性囊封層 383 黏著層/氮化錶層 392 第二阻障層 484 附加阻障層/表面阻障 582 第一阻障層 641 第一傳導電極 646 鐵電 865 接點 867 板極線

Claims (1)

1228798 年
案號 92106416 六、申請專利範圍 1· 一種具有插塞結構之電容器的積體電 一半導體基板,具有被形成於其表 匕括· 一黏著層,位於該介電層表面上; 之一介電層; 一插塞,被形成於該介電層上,該插塞表面 表面成共面; 係與该黏著層 一電谷器’被形成於該黏著層上與該插塞接觸;及 第一及第二阻障層,位於該電容器及該黏著層之間,該第 一阻障層與該黏著層及該插塞接觸,該第二阻障層覆蓋該 第一阻障層之一上表面及側壁且與該黏著層及該電容 觸。 σ 2 ·如申請專利範圍第1項之積體電路,其中該電容器包括一 鐵電電容器。 3·如申請專利範圍第1項之積體電路,其中該電容器包括一 高k介電電容器。 4 ·如申請專利範圍第1至3項之任一項之積體電路,其中該 黏著層包括一非傳導性物質。 5 ·如申請專利範圍第4項之積體電路,其中該第一阻障層係 包含銥。 6 ·如申請專利範圍第5項之積體電路,其中該第二阻障層係麄 包含傳導性氧化物。 7 ·如申請專利範圍第6項之積體電路,其中該傳導性氧化物 係包含氧化銥。 · 8·如申請專利範圍第4項之積體電路,其中該第二阻障層係 , 包含傳導性氧化物。 ·
第16頁 1228798 _案號92106416_年月曰 修正_ 六、申請專利範圍 9.如申請專利範圍第4項之積體電路,其中該傳導性氧化物 係包含氧化銥。 1 0.如申請專利範圍第4項之積體電路,其中該第一阻障層 係包含被挑選自絶、錄及餘之一物質。 11.如申請專利範圍第1 0項之積體電路,其中該第二阻障層 係包含傳導性氧化物。 1 2.如申請專利範圍第11項之積體電路,其中該傳導性氧化 物係包含氧化銀。 1 3 ·如申請專利範圍第4項之積體電路,進一步包含一附加 阻障層,該附加阻障層被配置於該第一阻障層之下。 1 4.如申請專利範圍第1 3項之積體電路,其中該附加阻障層 係包含欽。 1 5.如申請專利範圍第1 3項之積體電路,其中該附加阻障層 係包含被挑選自包含氮化鈦、氮化鈕、氮矽化钽及氮鋁化 鈦之群組之一物質。 1 6.如申請專利範圍第1 3項之積體電路,其中該第一阻障層 覆蓋該附加阻障層之一上表面及側壁。 1 7.如申請專利範圍第1 6項之積體電路,其中該附加阻障層 係包含鈦。 1 8.如申請專利範圍第1 6項之積體電路,其中該附加阻障層 係包含選自包含氮化鈦、氮化钽、氮矽化鈕及氮鋁化鈦之 群組之一物質。 1 9.如申請專利範圍第6項之積體電路,進一步包含一附加 阻障層,該附加阻障層被配置於該第一阻障層之下。
1228798 _案號92106416_年月曰 修正_ 六、申請專利範圍 2 0.如申請專利範圍第1 9項之積體電路,其中該附加阻障層 係包含欽。 2 1.如申請專利範圍第1 9項之積體電路,其中該附加阻障層 係包含被挑選自包含氮化鈦、氮化钽、氮矽化鈕及氮鋁化 鈦之群組之一物質。 2 2.如申請專利範圍第1 9項之積體電路,其中該第一阻障層 覆蓋該附加阻障層之一上表面及側壁。
2 3.如申請專利範圍第22項之積體電路,其中該附加阻障層 係包含鈦。 2 4.如申請專利範圍第2 2項之積體電路,其中該附加阻障層 係包含被挑選自包含氮化鈦、氮化钽、氮矽化钽及氮鋁化 鈦之群組之一物質。
第18頁
TW092106416A 2002-04-26 2003-03-21 Barrier for capacitor over plug structures TWI228798B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/134,071 US6583507B1 (en) 2002-04-26 2002-04-26 Barrier for capacitor over plug structures

Publications (2)

Publication Number Publication Date
TW200305978A TW200305978A (en) 2003-11-01
TWI228798B true TWI228798B (en) 2005-03-01

Family

ID=22461645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106416A TWI228798B (en) 2002-04-26 2003-03-21 Barrier for capacitor over plug structures

Country Status (7)

Country Link
US (1) US6583507B1 (zh)
EP (1) EP1502290A2 (zh)
JP (1) JP2005524230A (zh)
KR (1) KR100714467B1 (zh)
CN (1) CN100362626C (zh)
TW (1) TWI228798B (zh)
WO (1) WO2003092051A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR028948A1 (es) * 2000-06-20 2003-05-28 Astrazeneca Ab Compuestos novedosos
US20030224536A1 (en) * 2002-06-04 2003-12-04 Andreas Hilliger Contact formation
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
US6849465B2 (en) * 2003-06-20 2005-02-01 Infineon Technologies Ag Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
US7002196B2 (en) * 2003-11-13 2006-02-21 Infineon Technologies Ag Ferroelectric capacitor devices and FeRAM devices
JP5281746B2 (ja) * 2004-05-14 2013-09-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4375561B2 (ja) * 2004-12-28 2009-12-02 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
JP5007723B2 (ja) * 2006-07-06 2012-08-22 富士通セミコンダクター株式会社 キャパシタを含む半導体装置及びその製造方法
JP5381614B2 (ja) * 2009-10-26 2014-01-08 セイコーエプソン株式会社 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
JP5819585B2 (ja) * 2009-12-15 2015-11-24 セイコーエプソン株式会社 液滴噴射ヘッド及び液滴噴射装置
FR3003693B1 (fr) * 2013-03-21 2017-01-20 Commissariat Energie Atomique Procede d'encapsulation et dispositif associe.
US11075179B2 (en) * 2018-08-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
KR100342296B1 (ko) * 1994-10-04 2002-11-29 코닌클리케 필립스 일렉트로닉스 엔.브이. 산소장벽이마련된하부전극을가지는강유전성의메모리소자를포함하는반도체장치와그의제조방법
DE19640244A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
US6107136A (en) * 1998-08-17 2000-08-22 Motorola Inc. Method for forming a capacitor structure
JP3665570B2 (ja) * 1998-12-23 2005-06-29 インフィネオン テクノロジース アクチエンゲゼルシャフト コンデンサ電極装置
KR20010007527A (ko) * 1999-06-25 2001-01-26 조셉 제이. 스위니 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
DE10042235A1 (de) * 2000-08-28 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung

Also Published As

Publication number Publication date
TW200305978A (en) 2003-11-01
EP1502290A2 (en) 2005-02-02
WO2003092051A2 (en) 2003-11-06
WO2003092051A3 (en) 2004-02-05
US6583507B1 (en) 2003-06-24
CN100362626C (zh) 2008-01-16
KR20040102159A (ko) 2004-12-03
KR100714467B1 (ko) 2007-05-04
CN1650398A (zh) 2005-08-03
JP2005524230A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP3319994B2 (ja) 半導体記憶素子
US6281543B1 (en) Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
TW503559B (en) Semiconductor device having a capacitor and method for the manufacture thereof
US6541281B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
JPH11204746A (ja) 強誘電体メモリ装置及びその製造方法
TW432691B (en) Method for forming a DRAM capacitor and capacitor made thereby
TWI228798B (en) Barrier for capacitor over plug structures
KR20020070624A (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
US7009230B2 (en) Barrier stack with improved barrier properties
JP3570153B2 (ja) 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
JP2002151657A (ja) 誘電体素子およびその製造方法
JPH11297942A (ja) 強誘電体メモリ装置およびその製造方法
US7151289B2 (en) Ferroelectric capacitor and semiconductor device having a ferroelectric capacitor
JPH11111930A (ja) 半導体記憶素子の製造方法
TWI244754B (en) Ferroelectric memory integrated circuit with improved reliability
US6724026B2 (en) Memory architecture with memory cell groups
JP4073912B2 (ja) 直列に接続されたメモリーセルを備えた強誘電体メモリー
TW442806B (en) Capacitor and its manufacturing process
JP3989414B2 (ja) 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法
JP2001127267A (ja) 相互作用の防止方法および多層電気装置
JP2002329843A (ja) 強誘電体トランジスタ型不揮発性記憶素子とその製造方法
JP2000114489A (ja) 半導体装置およびその製造方法
JP2005539387A (ja) プラグ構造上のキャパシタ
JP2002151659A (ja) 半導体装置、及びその製造方法
KR20020065244A (ko) 국부배선의 내산화성 향상방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees