KR20020065244A - 국부배선의 내산화성 향상방법 - Google Patents

국부배선의 내산화성 향상방법 Download PDF

Info

Publication number
KR20020065244A
KR20020065244A KR1020010005672A KR20010005672A KR20020065244A KR 20020065244 A KR20020065244 A KR 20020065244A KR 1020010005672 A KR1020010005672 A KR 1020010005672A KR 20010005672 A KR20010005672 A KR 20010005672A KR 20020065244 A KR20020065244 A KR 20020065244A
Authority
KR
South Korea
Prior art keywords
wiring
local
local wiring
thin film
oxidation resistance
Prior art date
Application number
KR1020010005672A
Other languages
English (en)
Inventor
최은석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010005672A priority Critical patent/KR20020065244A/ko
Publication of KR20020065244A publication Critical patent/KR20020065244A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/10—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving other means for tumbling of work
    • B24B31/108—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving other means for tumbling of work involving a sectioned bowl, one part of which, e.g. its wall, is stationary and the other part of which is moved, e.g. rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 국부배선의 내산화성 향상방법에 관한 것으로서, 특히 커패시터와 폴리 패드를 사용하는 FeRAM의 커패시터와 폴리 패드를 연결하기 위해 사용되는 국부 배선을 미량의 산소가 포함된 N2또는 NH3상태에서 플라즈마 표면처리하여 국부배선의 표면과 측벽의 화학적 성질을 변화시켜 국부배선의 내산화성을 향상시킨 국부배선의 내산화성 향상방법에 관한 것이다.
본 발명에 따르면 스토리지 노드와 폴리 패드가 형성된 반도체 소자의 사이에 국부배선이 될 배선박막을 증착하여 형성하는 단계와, 상기 증착 형성된 배선박막을 식각하여 국부배선을 형성하는 단계 및 국부배선을 플라즈마 처리하여 산화에 대한 내산화성을 형성하는 단계를 포함함을 특징으로 하며, 내산화성을 가지도록 플라즈마 처리된 국부 배선은 차후 층간절연막 증착과 후속 열처리 공정에도 산화되지 않는 공정신뢰성을 가지며, 이로 인해 국부배선이 산화되어 발생할 수 있는 스토리지 노드와 폴리 패드의 접촉 저항을 낮출 수 있는 효과가 있다.

Description

국부배선의 내산화성 향상방법{method for improving the resisting oxidation property of local interconnector}
본 발명은 국부배선의 내산화성 향상방법에 관한 것으로서, 특히 커패시터와 폴리 패드를 사용하는 FeRAM(ferroelectric random access memory, 이하, "FeRAM"이라 함)의 커패시터와 폴리 패드를 연결하기 위해 사용되는 국부 배선을 미량의 산소가 포함된 N2또는 NH3상태에서 플라즈마 표면처리하여 국부배선의 표면과 측벽의 화학적 성질을 변화시켜 국부배선의 내산화성을 향상시킨 국부배선의 내산화성 향상방법에 관한 것이다.
일반적으로 FeRAM소자는 비휘발성 기억소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라, 동작속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM의 커패시터에서 사용되는 유전체4는 SrBi2Ta2O9등의 강유전체 박막이 많이 사용되며, 강유전체는 열처리 온도가 매우 높으므로, 고집적 FeRAM구조로 B/L(Bit Line)을 커패시터 공정이후에 형성하는 폴리 패드 구조의 소자가 개발중에 있으며, 이를 위해 커패시터와 폴리 패드를 연결하기 위한 배선이 필요하며 이를 LI(Local Interconnector,이하, "국부배선"이라 함)라 지칭한다.
국부배선에 대해 보다 상세히 설명하자면 도 1의 단면과 같다.
먼저, 단위 메모리 셀을 분리하는 필드 산화막(11)형성이 완료된 단결정 실리콘 기판(10)에 게이트 (13), 소스(12a) 및 드레인(12b)으로 이루어지는 MOS(Metal-Oxide-Semiconductor)트랜지스터를 제조하고, 제 1 층간절연막(15)을 형성한다.
이어서, 제 1 층간절연막(15)을 선택적으로 식각하여 실리콘 기판을 노출시키는 콘택홀을 형성하고, 콘택홀내에 폴리 실리콘 플러그(poly-silicon-plug)(16)(26)를 형성한다.
폴리 실리콘 플러그(16)와 제 1 층간절연막(15)상에는 메탈 소스 라인(17)을 형성하고, 폴리 실리콘 플러그(26)와 제 1 층간절연막(15)상에는 금속배선과의 접착성 향상을 위해 폴리 패드(27)가 형성되며, 그 위에 제 2 층간절연막(18)을 형성한다.
제 2 층간절연막(18)상에 물리증착법 또는 화학기상증착법으로 50Å내지 5000Å두께의 접착막(19)이 형성되고, 이 접착막(19)상에 하부전극(20), 강유전체(21) 및 상부전극(22)을 형성하고, 제 3 층간절연막(23)을 형성한다.
하부전극(20)은 Pt(platinum, 백금, 이하, "Pt"라 함)막으로 형성하고, 강유전체막(21)으로는 페롭스카이트구조 또는 적층 페롭스카이트구조의 금속 산화물로 형성하며, 상부 전극(22)는 Pt 또는 전도성 금속 산화막으로 형성한다.
다음으로, 제 3 층간절연막(23)을 선택적으로 식각하여 상부전극(22)을 노출시키는 제 1 콘택홀(C1)을 형성하고, 제 3 층간절연막(23), 제2 층간절연막(18)능 선택적으로 식각하여 제 2 콘택홀(C2)을 형성한다.
제 1 콘택홀(C1)과 제 2 콘택홀(C2)을 통하여 커패시터의 상부전극(22)과 트랜지스터의 드레인(12B)을 연결하는 국부배선(24)을 Ti, TiN 및 AL을 적층하여 형성하고, 제 4 층간절연막(25)을 형성한다.
상술한 바와 같은 과정에 의해 형성된 국부배선(24)는 그 상부에 형성되는 산화막 증착이나 후속열처리 공정중에서 산화를 견딜 수 있어야 하지만, 일반적인 배선재료인 AL, Ti, TiN등은 보통의 산화막 증착이나 후열처리중에 쉽게 산화되는 문제점이 있다.
그리고, FeRAM의 국부배선으로 고온에서 산화되지 않는 물질인 Pt, Ir등을 사용하는 경우에 하부에 TiO2와 같은 별도의 접착층을 필요로 하고, 또한 식각공정이 어렵기 때문에 실용성이 떨어지며, TiSiN, TiAlN등의 재료 역시 식각공정의 어려움과 저항이 높은 단점이 있다.
또한, Ti/TiN 혼합구조 혹은 Ti/TiN만을 국부배선으로 사용하는 경우에 절연막 증착 중의 산화분위기나 후속 열처리 공정에서 국부배선이 산화되기 쉬워 폴리 패드 또는 상부전극(22)의 접촉 저항이 높아진다.
본 발명은 상술한 바와 같은 문제를 해결하기 위한 것으로서, 본 발명의 목적은 국부배선의 내산화성을 향상시키는 방법을 제공함에 있다.
본 발명의 다른 목적은 커패시터와 폴리 패드를 연결하는 국부배선의 접촉저항을 감소시키는 방법을 제공함에 있다.
도 1은 종래의 국부배선을 나타내는 단면도.
도 2는 본 발명에 의해 플라즈마 처리하는 바람직한 실시예의 단면도.
도 3은 본 발명에 의한 실시예의 공정진행 순서도.
도 4a 내지 도 4e는 도 3의 순서도를 설명하는 부분 단면도.
본 발명에 따르면 폴리 패드구조를 갖는 반도체 소자에 국부배선을 형성하는 방법에 있어서, 스토리지 노드와 폴리 패드가 형성된 반도체 소자의 사이에 국부배선이 될 배선박막을 증착하여 형성하는 단계와, 상기 증착 형성된 배선박막을 식각하여 국부배선을 형성하는 단계 및 국부배선을 플라즈마 처리하여 산화에 대한 내산화성을 형성하는 단계를 포함함을 특징으로 한다.
이때, 플라즈마 처리하는 방법은 국부배선을 미량의 산소가 포함된 N2혹은 NH3분위기에서 플라즈마 처리하는 방법이 이용된다.
이하, 도면을 참조하여 본 발명의 실시예에 대해 더욱 상세히 설명한다.
도 2는 본 발명에 따라 미량의 O2가 포함된 N2또는 NH3플라즈마 처리하는 공정의 일례를 나타내는 단면이며, 도 3은 도 2의 실시예의 공정진행 흐름을 나타내는 순서도이다.
도 2의 단면도를 도 3의 순서도와 함께 설명하면 다음과 같다.
단결정 실리콘 기판(10)에서 반도체 소자들이 형성될 활성 영역들을 전기적으로 차단하는 필드 산화막(11)이 먼저 형성된다(단계 S1).
필드 산화막(11)이외의 영역중에 미리 의도된 부위에 식각, 증착, 이온주입등의 공정을 진행하여 소스(12a), 게이트(13) 및 드레인(12b)단자들로 구성되는 MOS(Metal-Oxide-Semiconductor)트랜지스터를 형성한다(단계 S2).
단계 S2까지 형성된 단자들과 차후에 적층될 단자들간의 전기적 절연과 단자보호를 위해 제 1 층간절연막(15)을 형성한다(단계 S3).
제 1 층간절연막(15)을 선택적으로 식각하여 실리콘 기판(10)을 노출시키는 콘택홀을 형성하고(단계 S4), 콘택홀내에 폴리 실리콘을 증착시켜 폴리 실리콘 플러그(16), (26)를 형성한다(단계 S5).
폴리 실리콘 플러그(16), (26)와 제 1 층간절연막(15)상에는 메탈 소스 라인(17)과 폴리 패드(27)가 형성되며(단계 S6), 메탈 소스 라인과 폴리 패드(27)위에는 제 2 층간절연막(18)을 형성한다(단계 S7).
제 2 층간절연막(18)위에는 커패시터를 형성하는데(단계 S8), 커패시터를 형성하기 전에 물리증착법 또는 화학기상증착법으로 50Å내지 5000Å 두께의접착막(19)을 형성하고, 접착막(19)상에 하부전극(20), 강유전체막(21) 및 상부전극(22)을 형성한다.
일례로 하부전극(20)은 Pt막으로 형성하고, 강유전체막(21)으로는 페롭스카이트 구조 또는 적층페롭스카이트 구조의 금속 산화물로 형성되며, 상부전극(22)은 Pt 또는 전도성 금속 산화막으로 형성된다.
다음으로, 커패시터 형성이후에 제 3 층간절연막(23)을 형성하며(단계 S9), 도 4a에 지금까지의 공정에 의한 일부 단면이 나타나 있다.
제 3 층간절연막(23) 형성이후의 공정부터는 도 4a 내지 도 4e의 공정 단면도를 참조하여 설명한다.
제 3 층간절연막(23)에서 원하는 부분을 선택적으로 식각하여 상부전극(22)을 노출시키는 제 1 콘택홀(C1)을 형성하고, 폴리 패드(27)가 노출시키기 위한 제 2 콘택홀(C2)을 형성하며, 도 4b에 제 1 및 제 2 콘택홀(C1), (C2)이 잘 나타나 있다(단계 S10).
제 1 콘택홀(C1)과 제 2 콘택홀(C2)을 통하여 커패시터의 상부전극(22)과 폴리 패드(27)가 연결되도록 Ti, TiN 및 AL등을 적층하여 국부배선막을 형성한 뒤, 선택적으로 식각하여 국부배선(24)을 형성하며, 도 4c에 잘 나타나 있다(단계 S11).
이때, 국부배선(24)의 형성에 이용되는 배선박막으로는 Ti를 사용하거나, TiN을 사용하거나, Ti와 TiN을 1층 이상 동시에 사용하거나, Ta를 사용하거나, TaN을 사용하거나, Ta와 TaN을 1층이상 동시에 사용하거나, W를 사용하거나, WN을 사용하거나, W와 WN을 1층 이상 동시에 사용하거나, Ti, Ta, W 중 2성분 이상의 혼합물을 사용하거나, TiN, TaN, WN 중 2성분 이상의 혼합물을 사용하거나, Ti, Ta, W 중 2성분 이상의 혼합물과 TiN, TaN, WN 중 2성분 이상의 혼합물을 1층 이상 동시에 사용할 수 도 있다.
국부배선(24)형성이후에 본 발명의 특징공정으로서 국부배선(24)을 플라즈마 처리하여 산화에 대한 내산화성을 형성하며, 도 4d에 따르면 커패시터와 폴리 패드(27)사이를 전기적으로 연결하는 국부배선(24)의 표면과 측면이 TiON으로 개질된다(단계 S12).
플라드마 처리는 바람직하게 미량의 산소가 포함된 N2 또는 NH3 분위기내에서 플라즈마 처리를 하는 것을 의미하며, 플라즈마 처리에 의해 국부배선(24)인 Ti/TiN의 표면과 측벽의 화학적 성질이 TiON으로 변형되어 내산화성을 가지게 된다.
국부배선(24)의 플라즈마 처리가 완료되면, 제 3층간절연막(23)위에 도 4e와 같이 제 4 층간절연막(25)이 형성된다(단계 S14).
상술한 과정을 통해 내산화성을 가지는 국부 배선(24)은 차후 층간절연막 증착과 후속 열처리 공정에도 국부배선(24)이 산화되는 것을 방지하는 내산화성을 가지며, 이로 인해 국부배선(24)이 산화되어 발생할 수 있는 커패시터의 상부전극(22)과 폴리 패드(27)의 접촉 저항을 낮출 수 있는 효과가 있다.
이상에서 본 발명의 실시예에 대해 상세히 설명하였지만, 본 발명의 분야에 속하는 통상의 지식을 가진 자라면 본 발명의 정신을 벗어나지 않는 범위내에서 얼마든지 변경 또는 변형하여 실시할 수 있음을 알수 있을 것이다.
본 발명에 따르면 내산화성을 가지도록 플라즈마 처리된 국부 배선은 차후 층간절연막 증착과 후속 열처리 공정에도 산화되지 않는 공정신뢰성을 가지며, 이로 인해 국부배선이 산화되어 발생할 수 있는 스토리지 노드와 폴리 패드의 접촉 저항을 낮출 수 있는 효과가 있다.

Claims (14)

  1. 폴리 패드구조를 갖는 반도체 소자에 국부배선을 형성하는 방법에 있어서,
    스토리지 노드와 폴리 패드가 형성된 반도체 소자의 사이에 국부배선이 될 배선박막을 증착 형성하는 단계;
    상기 증착 형성된 배선박막을 식각하여 국부배선을 형성하는 단계; 및
    국부배선을 플라즈마 처리하여 산화에 대한 산화성을 형성하는 단계를 포함함을 특징으로 하는 국부배선의 내산화성 향상방법.
  2. 제 1항에 있어서,
    상기 배선박막으로 Ti가 이용됨을 특징으로 하는 국부배선의 내산화성 향상방법.
  3. 제 1항에 있어서,
    상기 배선박막으로 TIN이 이용됨을 특징으로 하는 국부배선의 내산화성 향상방법.
  4. 제 1항에 있어서,
    상기 배선박막으로 TI와 TIN을 1층이상 동시에 사용하는 것을 특징으로 하는 국부배선의 내산화성 향상 방법.
  5. 제 1 항에 있어서,
    상기 배선박막으로 Ta가 이용됨을 특징으로 하는 국부배선의 내산화성 향상방법.
  6. 제 1항에 있어서,
    상기 배선박막으로 TaN이 이용됨을 특징으로 하는 국부배선의 내산화성 향상방법.
  7. 제 1항에 있어서,
    상기 배선박막으로 W가 이용됨을 특징으로 하는 국부배선의 내산화성 향상방법.
  8. 제 1항에 있어서,
    상기 배선박막으로 WN이 이용됨을 특징으로 하는 국부배선의 내산화성 향상방법.
  9. 제 1항에 있어서,
    상기 배선박막으로 W와 WN을 1층이상 동시에 사용하는 것을 특징으로 하는 국부배선의 내산화성 향상방법.
  10. 제 1항에 있어서,
    상기 배선박막으로 Ti, Ta, W 중에서 2성분 이상의 혼합물을 사용하는 것을 특징으로 하는 국부배선의 내산화성 향상방법.
  11. 제 1항에 있어서,
    상기 배선박막으로 TiN, TaN, WN 중에서 2성분 이상의 혼합물을 사용하는 것을 특징으로 하는 국부배선의 내산화성 향상방법.
  12. 제 1항에 있어서,
    상기 배선박막으로 Ti, Ta, W 중에서 2성분 이상의 혼합물과 TiN, TaN, WN 중에서 2성분 이상의 혼합물을 1층이상 동시에 사용하는 것을 특징으로 하는 국부배선의 내산화성 향상방법.
  13. 제 1항에 있어서,
    상기 플라즈마 처리는 미량의 산소가 존재하는 NH3플라즈마 상태에서 처리하는 공정임을 특징으로 하는 국부배선의 내산화성 향상방법.
  14. 제 1항에 있어서,
    상기 플라즈마 처리는 미량의 산소가 존재하는 N2플라즈마 상태에서 처리하는 공정임을 특징으로 하는 국부배선의 내산화성 향상방법.
KR1020010005672A 2001-02-06 2001-02-06 국부배선의 내산화성 향상방법 KR20020065244A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005672A KR20020065244A (ko) 2001-02-06 2001-02-06 국부배선의 내산화성 향상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005672A KR20020065244A (ko) 2001-02-06 2001-02-06 국부배선의 내산화성 향상방법

Publications (1)

Publication Number Publication Date
KR20020065244A true KR20020065244A (ko) 2002-08-13

Family

ID=19705390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005672A KR20020065244A (ko) 2001-02-06 2001-02-06 국부배선의 내산화성 향상방법

Country Status (1)

Country Link
KR (1) KR20020065244A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040045B1 (ko) * 2009-08-20 2011-06-09 주식회사 비츠로테크 진공차단기 조작기부의 스위치 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040045B1 (ko) * 2009-08-20 2011-06-09 주식회사 비츠로테크 진공차단기 조작기부의 스위치 모듈

Similar Documents

Publication Publication Date Title
US6376325B1 (en) Method for fabricating a ferroelectric device
KR100522654B1 (ko) 반도체 컨테이너 커패시터의 손상 감소
KR100449949B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
JPH1174473A (ja) 高集積記憶素子およびその製造方法
KR20000007786A (ko) 커패시터 및 그의 제조 방법
KR19990030200A (ko) 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자
JP2002026145A (ja) キャパシタ電極と接するプラグを有する半導体素子及びその製造方法
JP2002151657A (ja) 誘電体素子およびその製造方法
KR100519240B1 (ko) 백금류금속으로이루어진커패시터전극의제조방법
TWI228798B (en) Barrier for capacitor over plug structures
KR20020065244A (ko) 국부배선의 내산화성 향상방법
KR100614576B1 (ko) 캐패시터 제조 방법
KR100318453B1 (ko) 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
KR100326242B1 (ko) 반도체장치의커패시터형성방법
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR0161451B1 (ko) 반도체 기억장치 및 그 제조방법
KR100248141B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
KR100326243B1 (ko) 래치업방지를위한씨모스트랜지스터형성방법
KR100499349B1 (ko) 반도체메모리장치의제조방법
KR20030038352A (ko) 강유전체 커패시터 및 그 제조방법
KR100407379B1 (ko) 강유전체 메모리 소자 제조방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination