KR0168156B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR0168156B1
KR0168156B1 KR1019950000076A KR19950000076A KR0168156B1 KR 0168156 B1 KR0168156 B1 KR 0168156B1 KR 1019950000076 A KR1019950000076 A KR 1019950000076A KR 19950000076 A KR19950000076 A KR 19950000076A KR 0168156 B1 KR0168156 B1 KR 0168156B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
metal wiring
forming
film
tinox
Prior art date
Application number
KR1019950000076A
Other languages
English (en)
Other versions
KR960030326A (ko
Inventor
김상용
최재성
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950000076A priority Critical patent/KR0168156B1/ko
Publication of KR960030326A publication Critical patent/KR960030326A/ko
Application granted granted Critical
Publication of KR0168156B1 publication Critical patent/KR0168156B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 알루미늄과 실리콘 간에 발생하는 접합 스파이킹(junction spiking)현상을 방지하기 위해 형성되는 배리어(barrier)를 인시투 스퍼터링(In-Situ Sputtering) 공정에 의해 Ti/TiNOx로 형성하므로서 접합 스파이킹 현상을 완전히 제거할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.

Description

반도체 소자의 금속배선 형성방법
제1a도 내지 제1e도는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드 산화막
3 : 게이트 전극 4 : 스페이서 산화막
5 : 접합 영역 6 : 절연막
7 : 포토레지스트 패턴 8 : 콘택홀
9 : 티타늄막 10 : TiNOx막
11 : 금속배선
본 발병은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 알루미늄과 실리콘간에 발생하는 접합 스파이킹(junction spiking) 현상을 방지하기 위해 형성되는 배리어(barrier)를 인시투 스퍼터링(In-Situ Sputtering) 공정에 의해 Ti/TiNOx로 형성하므로서 접합 스파이킹 현상을 완전히 제거할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 내부 연결 물질로 사용되는 폴리실리콘은 저항이 높아 반도체 소자의 동작 속도가 저하된다. 이를 보완하기 위해 공정이 용이하고 비용이 저렴한 알루미늄이 주로 이용되는데, 알루미늄과 실리콘 사이에는 접합 스파이킹 현상이 발생된다. 이러한 접합 스파이킹 현상을 방지하기 위해 종래에는 실리콘과 알루미늄간에 Ti/TiN층을 스퍼터링 공정에 의해 형성하였다. 그러나 반도체 소자가 고집적화 되어감에 따라 누설 전류가 증가하고 접합 파괴 현상이 발생하므로 상술한 구조를 적용하는데는 한계가 있다.
따라서 본 발명은 알루미늄과 실리콘 간에 발생하는 접합 스파이킹(junction spiking) 현상을 방지하기 위해 형성되는 배리어(barrier)를 인시투 스퍼터링(In-Situ Sputtering) 공정에 의해 Ti/TiNOx로 형성하므로써 스텝커버리지(step coverage) 및 전자 이동 특성이 우수할 뿐만아니라 접합 스파이킹 현상을 완전히 제거할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 접합 영역이 형성된 실리콘 기판상에 절연막을 형성하고 상기 접합 영역이 노출되도록 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전체구조 상부에 티타늄막과 TiNOx막을 인시투 스퍼터링 공정에 의해 형성하고, 상기 TiNOx막의 상부에 상기 콘택홀이 매립되도록 알루미늄을 증착하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a도와 관련하여 실리콘 기판(1)상에 필드 산화막(2) 및 게이트 전극(3)이 형성되고, 게이트 전극(3) 측벽에 스페이서 산화막(4)이 형성된다. 실리콘 기판(1)상에 접합 영역(5)이 형성되고, 게이트 전극(3)을 포함한 전체구조 상부에 절연막(6)이 형성된다.
제1b도는 절연막(6)의 상부에 콘택홀을 형성하기 위한 포토레지스트 패턴(7)이 형성된 상태의 단면도이다.
제1c도는 포토레지스트 패턴(7)을 마스크로 이용한 식각 공정에 의해 접합영역(5)을 노출시켜 콘택홀(8)이 형성된 상태의 단면도이다.
제1d도는 콘택홀(8)을 포함한 전체구조 상부에 티타늄막(9)과 TiNOx막(10)을 인시투 스퍼터링 공정에 의해 형성한 상태의 단면도이다. 인시투 스퍼터링 공정시 N2가스, O2가스 및 아르곤 가스가 4:4:2의 비율로 공급된다.
제1e도는 일정한 타겟(Target)으로 순수한 알루미늄을 TiNOx막(10)의 상부에 증착하여 금속배선(11)이 형성된 상태의 단면도이다.
상술한 바와 같이 본 발명에 의하면 실리콘 기판과 금속 배선간에 Ti/TiNOx막이 인시투 스퍼터링 공정에 의해 형성되므로 접합 스파이킹 현상을 완전히 제거할 수 있다.

Claims (2)

  1. 접합 영역이 형성된 실리콘 기판상에 절연막을 형성하고 상기 접합 영역이 노출되도록 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전체구조 상부에 티타늄막과 TiNOx막을 인시투 스퍼터링 공정에 의해 형성하고, 상기 TiNOx막의 상부에 상기 콘택홀이 매립되도록 일루미늄을 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 인시투 스퍼터링 공정시 N2가스, O2가스 및 아르곤 가스를 4:4:2의 비율로 공급하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019950000076A 1995-01-05 1995-01-05 반도체 소자의 금속배선 형성방법 KR0168156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950000076A KR0168156B1 (ko) 1995-01-05 1995-01-05 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000076A KR0168156B1 (ko) 1995-01-05 1995-01-05 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960030326A KR960030326A (ko) 1996-08-17
KR0168156B1 true KR0168156B1 (ko) 1999-02-01

Family

ID=19406384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000076A KR0168156B1 (ko) 1995-01-05 1995-01-05 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0168156B1 (ko)

Also Published As

Publication number Publication date
KR960030326A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
US5371410A (en) Integrated circuit metallization with zero contact enclosure requirements
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US5091768A (en) Semiconductor device having a funnel shaped inter-level connection
KR960004089B1 (ko) 반도체소자의 저저항 접촉형성방법
JPS6144470A (ja) 集積回路チップにおける金属充填方法
US6140171A (en) FET device containing a conducting sidewall spacer for local interconnect and method for its fabrication
GB2180991A (en) Silicide electrode for semiconductor device
KR950012601A (ko) 반도체 소자의 콘택 형성 방법
KR0168156B1 (ko) 반도체 소자의 금속배선 형성방법
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR0171732B1 (ko) 모스 트랜지스터 및 그 제조방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
EP0120918A1 (en) ALUMINUM-METAL-SILICIDE CONNECTING STRUCTURE FOR INTEGRATED CIRCUITS AND THEIR PRODUCTION METHOD.
JP2695812B2 (ja) 半導体装置
KR100461331B1 (ko) 반도체소자의도전배선형성방법
KR920001035B1 (ko) 반도체 장치의 제조방법
KR100246625B1 (ko) 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법
KR0140640B1 (ko) 반도체장치의 배선형성방법
KR100223591B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100252868B1 (ko) 반도체 소자의 금속배선 형성방법
KR0166802B1 (ko) 반도체장치의 금속배선 형성방법
KR100402238B1 (ko) 반도체 장치 제조방법
KR20000064615A (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
KR100209210B1 (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee