KR940007991A - 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동방지용 적층 배선 방법 - Google Patents

전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동방지용 적층 배선 방법 Download PDF

Info

Publication number
KR940007991A
KR940007991A KR1019920017946A KR920017946A KR940007991A KR 940007991 A KR940007991 A KR 940007991A KR 1019920017946 A KR1019920017946 A KR 1019920017946A KR 920017946 A KR920017946 A KR 920017946A KR 940007991 A KR940007991 A KR 940007991A
Authority
KR
South Korea
Prior art keywords
vapor deposition
chemical vapor
film
bpsg film
depositing
Prior art date
Application number
KR1019920017946A
Other languages
English (en)
Other versions
KR960002060B1 (ko
Inventor
류형식
김남호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920017946A priority Critical patent/KR960002060B1/ko
Publication of KR940007991A publication Critical patent/KR940007991A/ko
Application granted granted Critical
Publication of KR960002060B1 publication Critical patent/KR960002060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

본 발명은 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법에 관한 것으로, p형 반도체 기판(1)에 소자 분리 절연막(3)을 형성하고 n형 활성영역(2)을 형성하여 pn접합을 형성한 다음에 BPSG막(borophosphosilicate glass)(4)을 증착하고 상기 BPSG막(4)을 소정의 크기로 선택 식각하여 상기 pn접합을 이루는 n형 활성영역(2)에 콘택을 이루는 TiN(5)과 전면 화학 증착에 의한 제1텅스텐 방어막(6)을 차례로 증착하는 제1단계, 상기 제1단계후에 상기 BPSG막(4)의 평탄화를 위해 감광막 또는 SOG(spin on glass)을 이용하여 에치백(etch back)을 실시한후에 알루미늄 금속층(7)을 증착하고 상기 증착한 알루미늄 금속층(7), BPSG막(4), TiN(5)을 차례로 선택 식각하여 소정의 크기로 형성하는 제2단계, 및 상기 제2단계후에 상기 식각으로 노출된 알루미늄 금속층(7), BPSG막(4), TiN막(5)에 제2텅스텐 방어막(8)을 화학 증착법에 의해 증착하는 제3단계로 이루어지는 것을 특징으로 하는 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층배선 방법에 관한 것이다.

Description

전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동방지용 적층 배선 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 적층 배선 공정도.

Claims (2)

  1. 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법에 있어서, 반도체기판(1)에 소자 분리 절연막(3)을 형성하고 활성영역(2)을 형성한 다음에 BPSG막(borophosphosilicate glass)(4)을 증착하고 상기 BPSG막(4)을 소정의 크기로 선택 식각하여 상기 pn접합을 이루는 n형 활성영역(2)에 콘택을 이루는 TiN(5)과 전면 화학 증착에 의한 제1텅스텐 방어막(6)을 차례로 증착하는 제1단계, 상기 제1단계후에 상기 BPSG막(4)의 평탄화를 위해 감광막 또는 SOG(spin on glass)을 이용하여 에치백(etch back)을 실시한후에 알루미늄 금속층(7)을 증착하고 상기 증착한 알루미늄 금속층(7), BPSG막(4), TiN막(5)을 차례로 선택 식각하여 소정의 크기로 형성하는 제2단계, 및 상기 제2단계 후에 상기 식각으로 노출된 알루미늄 금속층(7), BPSG막(4), TiN막(5)에 제2텅스텐 방어막(8)을 선택적화학 증착법에 의해 증착하는 제3단계로 이루어지는 것을 특징으로 하는 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법.
  2. 제1항에 있어서, 상기 제3단계의 BPSG막(4)상에 형성될 수 있는 원치않은 텅스텐막을 제거하기 위하여 상기 증착한 제2텅스텐 방어막(8)을 약간 전면 에치 백하는 것을 특징으로 하는 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920017946A 1992-09-30 1992-09-30 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법 KR960002060B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920017946A KR960002060B1 (ko) 1992-09-30 1992-09-30 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017946A KR960002060B1 (ko) 1992-09-30 1992-09-30 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법

Publications (2)

Publication Number Publication Date
KR940007991A true KR940007991A (ko) 1994-04-28
KR960002060B1 KR960002060B1 (ko) 1996-02-10

Family

ID=19340409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017946A KR960002060B1 (ko) 1992-09-30 1992-09-30 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법

Country Status (1)

Country Link
KR (1) KR960002060B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055699A (ko) * 1997-12-27 1999-07-15 김영환 수직 포커스 증폭회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055699A (ko) * 1997-12-27 1999-07-15 김영환 수직 포커스 증폭회로

Also Published As

Publication number Publication date
KR960002060B1 (ko) 1996-02-10

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR940007991A (ko) 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동방지용 적층 배선 방법
KR960042957A (ko) 반도체 소자의 확산방지층 형성방법
KR950021285A (ko) 금속배선층 형성방법
KR940016870A (ko) 반도체 소자의 금속배선 형성방법
KR970052188A (ko) 반도체 소자의 금속 배선 형성 방법
KR960035969A (ko) 금속 배선층 형성 방법
KR980005596A (ko) 반도체 장치의 금속콘택 형성방법
KR970052537A (ko) 반도체장치의 제조방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR920010877A (ko) 금속배선 콘택형성 방법
KR900019151A (ko) 반도체 장치의 제조방법
KR930017096A (ko) 반도체장치와 그 제조방법
KR940016730A (ko) 반도체 장치의 배선형성방법
KR940010201A (ko) 식각장벽 금속과 폴리실리콘막 에치백을 이용한 선택 텅스텐의 일방성 성장 유도에 의한 콘택 플러그 형성 방법
KR940007992A (ko) 반도체 금속막의 전자 이동에 의해 불량 방지를 위한 텅스텐 방어막 형성방법
KR970018409A (ko) 반도체소자의 금속배선 형성방법
KR940003034A (ko) 반도체 캐패시터 제조방법
KR970003843A (ko) 반도체 소자의 확산 방지층 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR930006825A (ko) 반도체 장치의 제조방법
KR950021414A (ko) 반도체 장치의 다층 배선간 연결공정
KR960019511A (ko) 반도체장치의 제조방법
KR950021225A (ko) 산화막을 이용한 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee