KR940016730A - 반도체 장치의 배선형성방법 - Google Patents
반도체 장치의 배선형성방법 Download PDFInfo
- Publication number
- KR940016730A KR940016730A KR1019920025453A KR920025453A KR940016730A KR 940016730 A KR940016730 A KR 940016730A KR 1019920025453 A KR1019920025453 A KR 1019920025453A KR 920025453 A KR920025453 A KR 920025453A KR 940016730 A KR940016730 A KR 940016730A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- metal layer
- metal
- forming
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims abstract 8
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract 17
- 239000002184 metal Substances 0.000 claims abstract 17
- 230000004888 barrier function Effects 0.000 claims abstract 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- 230000000873 masking effect Effects 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims 3
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000003779 heat-resistant material Substances 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 (1) 반도체기판(21)상에 필요한 회로소자를 형성한 후, 절연막(27)으로 덮어서 평판화시키고, 콘택홀을 형성하고, (2) 다결정 실리콘(41)을 데포지션하고 에치백하여 콘택홀내에 플러그를 형성하고, (3) 배리어메탈(42)을 데포지션하고, (4) 배리어메탈 위에 텅스텐 실리사이드층(43)을 형성한 후, (5) 마스크작업으로 비트라인(45) 형성하는 단계로 이루어지는 반도체 장치의 배선형성방법이다. 베리어메탈과 텅스텐 실리사이드 형성시 전체 두께가 500Å 내지 1000Å 정도로 낮게 형성한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 및 4도는 본 발명의 방법을 설명하기 위한 공정 설명도이다.
Claims (4)
- (1) 반도체기판에 미리 형성되어 있는 제 1 금속층(51)위에 절연막(52)을 증착한 다음 그 위에 제1버퍼층(8)을 형성하고, (2) 금속 배선이 위치할 소정의 부분의 절연막(52)중에 바닥 부분을 갖도록 비아홀(9)을 형성하고, (3) 제 2 버퍼층(8-1)을 형성하고, 에치백 하여 경사진 비아홀(60)을 형성한 후, (4) 경사진 비아홀에 스퍼터링에 의해 Ni 금속층(61)을 증착하고, (5) 그후 이 금속층(61)에 의해 비아홀이 좁혀지는데 이 금속층을 에치백하고 버퍼층을 마스크로 하여 절연막(52)을 비등방성 건식식각하여, 상기 비아홀의 바닥 부분을 관통하여 상기 제 1 금속층(51)의 표면을 노출시키고, 비아홀의 상부 측벽 부위에 이 금속층(61-1)을 전류시키는 비아홀을 형성하며, (6) 다결정 실리콘을 증착하고 에치백하여 다결정 실리콘 플러그(63)를 형성하고, Ni(64) 금속층을 증착하고, (7) 700-900℃로 열처리하여 다결정 실리콘(63)을 금속 규호물화(65)하고, 반응하지 않은 금속층(64)을 선택적으로 제거한후, (8) 알루미늄 합금층(66)을 증착 형성하는 단계들로 이루어지는 반도체 장치의 배선형성방법.
- (1) 반도체기판(21)상에 필요한 회로소자를 형성한 후, 절연막(27)으로 덮어서 평판화시키고, 콘택홀을 형성하고, (2) 다결정 실리콘(41)을 데포지션하고 에치백하여 콘택홀내 플러그를 형성하고, (3) 배리어메탈(42)을 데포지션하고, (4) 배리어메탈 위에 텅스텐 실리사이드층(43)를 형성한 후, (5) 마스크작업으로 비트라인(45) 형성하는 단계로 이루어지는 반도체 장치의 배선형성방법.
- 제 2 항에 있어서, 배리어 메탈은 내열성 재료를 사용하는 것이 반도체 장치의 배선형성방법.
- 제 2 항에 있어서, 배리어 메탈과 텡스텐 실리사이드 형성시 전체 두께가 500Å 내지 1000Å 정도로 낮게 형성하는 것이 특징인 반도체 장치의 배선형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025453A KR960004082B1 (ko) | 1992-12-24 | 1992-12-24 | 반도체 장치의 배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025453A KR960004082B1 (ko) | 1992-12-24 | 1992-12-24 | 반도체 장치의 배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016730A true KR940016730A (ko) | 1994-07-25 |
| KR960004082B1 KR960004082B1 (ko) | 1996-03-26 |
Family
ID=19346626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025453A KR960004082B1 (ko) | 1992-12-24 | 1992-12-24 | 반도체 장치의 배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960004082B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100238224B1 (ko) * | 1996-12-31 | 2000-01-15 | 윤종용 | 반도체장치의 금속배선 형성방법 |
-
1992
- 1992-12-24 KR KR1019920025453A patent/KR960004082B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100238224B1 (ko) * | 1996-12-31 | 2000-01-15 | 윤종용 | 반도체장치의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960004082B1 (ko) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960732A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| US5227335A (en) | Tungsten metallization | |
| JPS63205951A (ja) | 安定な低抵抗コンタクト | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| KR950010858B1 (ko) | 반도체 소자의 금속콘택 형성방법 | |
| KR940016730A (ko) | 반도체 장치의 배선형성방법 | |
| KR960030372A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS57145340A (en) | Manufacture of semiconductor device | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100187672B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| KR960002773B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR960039204A (ko) | 금속막 배선 형성방법 | |
| KR960026205A (ko) | 금속 배선 콘택 제조방법 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR100457408B1 (ko) | 반도체소자의텅스텐플러그형성방법 | |
| KR950021285A (ko) | 금속배선층 형성방법 | |
| JPH05206133A (ja) | 半導体装置の製造方法 | |
| JPS6431453A (en) | Manufacture of semiconductor device | |
| KR940016729A (ko) | 반도체 소자의 전면성 텅스텐 플러그 형성 방법 | |
| JPH01274452A (ja) | 半導体装置の製造方法 | |
| KR960039282A (ko) | 반도체 소자의 배선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |