KR960026205A - 금속 배선 콘택 제조방법 - Google Patents

금속 배선 콘택 제조방법 Download PDF

Info

Publication number
KR960026205A
KR960026205A KR1019940039017A KR19940039017A KR960026205A KR 960026205 A KR960026205 A KR 960026205A KR 1019940039017 A KR1019940039017 A KR 1019940039017A KR 19940039017 A KR19940039017 A KR 19940039017A KR 960026205 A KR960026205 A KR 960026205A
Authority
KR
South Korea
Prior art keywords
film
titanium
contact hole
metal wiring
layer
Prior art date
Application number
KR1019940039017A
Other languages
English (en)
Other versions
KR0140727B1 (ko
Inventor
김명선
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940039017A priority Critical patent/KR0140727B1/ko
Publication of KR960026205A publication Critical patent/KR960026205A/ko
Application granted granted Critical
Publication of KR0140727B1 publication Critical patent/KR0140727B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고집적 반도체소자의 금속 콘택 제조방법에 관한 것으로, 상기 코택홀의 측벽에 폴리실리콘막 스페이서를 형성하고, 티타늄막을 증착한후, 열처리공정으로 콘택홀의 측벽에 있는 폴리실리콘막 스페이서와 상기 티타늄막을 반응시켜티타늄 실리사이드막을 형성하여 콘택 저항을 최소화 시키고, 알루미늄층 하부에 티타늄막을 형성하지 않아서 식각공정에서 알루미늄층의 언더컷 발생을 억제하고, 하부의 절연층이 손상이 발생되는 것을 방지 하는 기술이다.

Description

금속 배선 콘택 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 내지 제6도는 본 발명에 의해 금속 배선 콘택을 제조하는 단계를 도시한 단면도.

Claims (5)

  1. 반도체소자의 금속배선 콘택 제조방법에 있어서, 반도체기판에 절연층을 도포하고 상기 절연층의 일정부분을 식각하여 반도체기판이 노출되는 콘택홀을 형성한 다음, 상기 콘택홀의 표면에 절연막을 증착하고, 그 상부에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막을 건식식각하여 상기 콘택홀의 측벽에 폴리실리콘막 스페이서를 형성하고,노출된 산화막을 제거하는 단계와, 전체적으로 티타늄막을 증착하고, 열처리공정으로 콘택홀의 측벽에 있는 폴리실리콘막스페이서와 상기 티타늄막을 반응시켜 티타늄 실리사이드막을 형성하는 단계와, 반응하지 않는 티타늄막을 제거하고, 전체구조 상부에 알루미늄층을 두껍게 증착하여 상기 콘택홀을 매립하고, 그 상부에 티타늄 나이트라이드막을 형성하는 단계와, 금속배선 마스크를 이용한 식각공정으로 상기 티타늄 나이트라이드막과 상기 알루미늄층을 일정부분 식각하여 반도체기판에 접속되는 금속배선을 형성하는 단계를 포함하는 금속 배선 콘택 제조방법.
  2. 제1항에 있어서, 상기 티타늄막을 식각하는 용액은 순수(deionzed water) : NH2O2: NH4OH = 5 : 1 : 1인것을 특징으로 하는 금속 배선 콘택 제조방법,
  3. 제1항에 있어서, 상기 열처리 공정은 700∼500℃의 온도에서 실시하는 것을 특징으로 하는 금속 배선 콘택 제조방법,
  4. 제1항에 있어서, 상기 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 금속 배선 콘택 제조방법,
  5. 제1항에 있어서, 상기 티타늄 실리사이드막을 형성한후, 기판 하부를 보호하기 위하여 최소한 티타늄막을 증착하는 것을 포함하는 것을 특징으로 하는 금속 배선 콘택 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940039017A 1994-12-29 1994-12-29 금속배선 콘택 제조방법 KR0140727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039017A KR0140727B1 (ko) 1994-12-29 1994-12-29 금속배선 콘택 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039017A KR0140727B1 (ko) 1994-12-29 1994-12-29 금속배선 콘택 제조방법

Publications (2)

Publication Number Publication Date
KR960026205A true KR960026205A (ko) 1996-07-22
KR0140727B1 KR0140727B1 (ko) 1998-07-15

Family

ID=19405221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039017A KR0140727B1 (ko) 1994-12-29 1994-12-29 금속배선 콘택 제조방법

Country Status (1)

Country Link
KR (1) KR0140727B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237958B1 (ko) * 1996-10-07 2000-01-15 구자홍 씨피티 자동 소자 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352245B1 (ko) * 2014-11-13 2022-01-18 삼성전자주식회사 반도체 장치 제조 방법
KR20200015219A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237958B1 (ko) * 1996-10-07 2000-01-15 구자홍 씨피티 자동 소자 회로

Also Published As

Publication number Publication date
KR0140727B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR970003545A (ko) 실리사이드화 단계를 포함하는 반도체 장치의 제조 방법
KR960026205A (ko) 금속 배선 콘택 제조방법
KR0124489B1 (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
KR100265839B1 (ko) 반도체 소자의 금속배선 형 성방법
KR970003515A (ko) 반도체 소자의 비아 콘택 형성방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR950021107A (ko) 콘택홀 형성방법
KR970003542A (ko) 반도체 소자의 제조방법
KR960039285A (ko) 반도체 소자 제조방법
KR950024267A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
KR970053822A (ko) 반도체소자의 커패시터 제조방법
KR930011111A (ko) 티타늄 실리사이드를 이용한 콘택제조방법
JPH01274452A (ja) 半導体装置の製造方法
KR20030055804A (ko) 비트라인 형성 방법
JPS62262443A (ja) 半導体装置およびその製造方法
KR950024264A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
JPS6133257B2 (ko)
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR19980038456A (ko) 반도체 소자의 비트라인 형성방법
JP2004146647A (ja) 半導体装置及びその製造方法
KR940016730A (ko) 반도체 장치의 배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee