JP2004146647A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004146647A JP2004146647A JP2002310812A JP2002310812A JP2004146647A JP 2004146647 A JP2004146647 A JP 2004146647A JP 2002310812 A JP2002310812 A JP 2002310812A JP 2002310812 A JP2002310812 A JP 2002310812A JP 2004146647 A JP2004146647 A JP 2004146647A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- alloy
- base
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】段差が存在する下地上でＡｌ合金配線を形成するためのエッチング時にイオンシェーディング現象の発生を抑制してＡｌ合金配線の側面が逆テーパー形状となるのを抑制できる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、段差を有する下地である層間絶縁膜１１上にＴｉ層を形成する工程と、このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層５ａを形成する工程と、このＡｌ３Ｔｉ層５ａの上にレジストパターン１２を形成する工程と、このレジストパターン１２をマスクとしてＡｌ３Ｔｉ層５ａをエッチングすることにより、層間絶縁膜１１上にＡｌ合金配線１３を形成する工程と、を具備するものである。
【選択図】 図２
【解決手段】本発明に係る半導体装置の製造方法は、段差を有する下地である層間絶縁膜１１上にＴｉ層を形成する工程と、このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層５ａを形成する工程と、このＡｌ３Ｔｉ層５ａの上にレジストパターン１２を形成する工程と、このレジストパターン１２をマスクとしてＡｌ３Ｔｉ層５ａをエッチングすることにより、層間絶縁膜１１上にＡｌ合金配線１３を形成する工程と、を具備するものである。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。特には、段差が存在する下地上でＡｌ合金配線を形成するためのエッチング時にイオンシェーディング現象の発生を抑制してＡｌ合金配線の側面が逆テーパー形状となるのを抑制できる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図５（Ａ）〜（Ｃ）は、従来の半導体装置の製造方法を説明するための断面図である。
まず、図５（Ａ）に示すように、絶縁膜などの下地膜１０１の上にＴｉ層１０２をスパッタリングにより形成し、このＴｉ層１０２上にＴｉＮ層１０３をスパッタリングにより形成する。次いで、このＴｉＮ層１０３上にＡｌ合金層１０４をスパッタリングにより形成し、このＡｌ合金層１０４上にＴｉＮ層１０５をスパッタリングにより形成する。
【０００３】
この後、図５（Ｂ）に示すように、ＴｉＮ層１０５の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層１０５の上にはレジストパターン１０６が形成される。
次に、図５（Ｃ）に示すように、このレジストパターン１０６をマスクとしてＴｉＮ層１０５、Ａｌ合金層１０４、ＴｉＮ層１０３及びＴｉ層１０２をドライエッチングすることにより、下地膜１０１上にはＡｌ合金配線１０７が形成される。
【０００４】
【発明が解決しようとする課題】
ところで、下地膜１０１は完全に平坦ではなく、下地膜１０１には多少の段差が存在する。このため、Ａｌ合金配線１０７を形成する際のドライエッチング時に、段差の低い側で配線間スペースの狭いところでは、イオンシェーディング現象によりＡｌ合金配線の側面が図５（Ｃ）に示すように逆テーパー形状となる。これは、配線間隔の狭い部分においてＡｌ合金層１０４のエッチングが速く進むためである。したがって、ＴｉＮ層１０３とＴｉ層１０２は逆テーパー形状とはならない。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、段差が存在する下地上でＡｌ合金配線を形成するためのエッチング時にイオンシェーディング現象の発生を抑制してＡｌ合金配線の側面が逆テーパー形状となるのを抑制できる半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、段差を有する下地上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
このＡｌ３Ｔｉ層の上にレジストパターンを形成する工程と、
このレジストパターンをマスクとしてＡｌ３Ｔｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【０００７】
上記半導体装置の製造方法によれば、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成しているため、Ａｌ合金配線を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、Ａｌ合金配線の下地に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｔｉ層がＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、Ａｌ合金配線の側面が逆テーパー形状となることを抑制することができる。
【０００８】
本発明に係る半導体装置の製造方法は、段差を有する下地上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
このＡｌ３Ｓｉ層の上にレジストパターンを形成する工程と、
このレジストパターンをマスクとしてＡｌ３Ｓｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成しているため、Ａｌ合金配線を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、Ａｌ合金配線の下地に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｓｉ層がＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、Ａｌ合金配線の側面が逆テーパー形状となることを抑制することができる。
【００１０】
本発明に係る半導体装置の製造方法は、段差を有する下地上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層及びＡｌ３Ｔｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【００１１】
本発明に係る半導体装置の製造方法は、段差を有する下地上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層及びＡｌ３Ｓｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法は、段差を有する下地上にバリアメタル層を形成する工程と、
このバリアメタル層上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層、Ａｌ３Ｔｉ層及びバリアメタル層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【００１３】
本発明に係る半導体装置の製造方法は、段差を有する下地上にバリアメタル層を形成する工程と、
このバリアメタル層上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層、Ａｌ３Ｓｉ層及びバリアメタル層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
なお、前記バリアメタル層は上層がＴｉＮ層で下層がＴｉ層であることが好ましい。
【００１４】
本発明に係る半導体装置は、段差を有する下地上に形成されたＡｌ３Ｔｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、このＡｌ３Ｔｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１５】
本発明に係る半導体装置は、段差を有する下地上に形成されたＡｌ３Ｓｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＳｉ層を形成し、このＳｉ層上にＡｌ層又はＡｌ合金層を形成した後、熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成し、このＡｌ３Ｓｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１６】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層及びＡｌ３Ｔｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、前記反射防止層及び前記Ａｌ３Ｔｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１７】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層及びＡｌ３Ｓｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＳｉ層を形成し、このＳｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成し、前記反射防止層及び前記Ａｌ３Ｓｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１８】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層、Ａｌ３Ｔｉ層及びバリアメタル層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にバリアメタル層を形成し、このバリアメタル層上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、前記反射防止層、前記Ａｌ３Ｔｉ層及び前記バリアメタル層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
なお、前記バリアメタル層は上層がＴｉＮ層で下層がＴｉ層であることが好ましい。
【００１９】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層、Ａｌ３Ｓｉ層及びバリアメタル層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にバリアメタル層を形成し、このバリアメタル層上にＳｉ層を形成し、このＳｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成し、前記反射防止層、前記Ａｌ３Ｓｉ層及び前記バリアメタル層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
なお、前記バリアメタル層は上層がＴｉＮ層で下層がＴｉ層であることが好ましい。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）〜（Ｃ）及び図２（Ｄ），（Ｅ）は、本発明に係る第１の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線を製造する工程を有するものである。
まず、図１（Ａ）に示すように、シリコン基板１の表面上に図示せぬ素子分離膜を形成し、素子分離膜の相互間のシリコン基板１上にゲート絶縁膜であるゲート酸化膜７を熱酸化法により形成する。素子分離膜としては、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレンチなどの構造を用いることができる。
【００２１】
この後、ゲート酸化膜７の上にＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、多結晶シリコン膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート酸化膜７の上には多結晶シリコンからなるゲート電極１０が形成される。
【００２２】
次に、ゲート電極１０及び素子分離膜をマスクとしてシリコン基板１に不純物イオンをイオン注入し、シリコン基板１に熱処理を施す。これにより、シリコン基板１のソース／ドレイン領域には自己整合的にソース／ドレイン領域の拡散層８，９が形成される。 次いで、ゲート電極１０、ソース／ドレイン領域の拡散層８，９及び素子分離膜を含む全面上にシリコン酸化膜などからなる層間絶縁膜１１をＣＶＤ法により堆積する。
【００２３】
この後、図１（Ｂ）に示すように、この層間絶縁膜１１の上にＴｉ層２をスパッタリングにより形成し、このＴｉ層２の上にＴｉＮ層３をスパッタリングにより形成する。ＴｉＮ層３及びＴｉ層２はバリアメタル層として作用する。次いで、ＴｉＮ層３の上にＴｉ層４をスパッタリングにより形成する。次いで、Ｔｉ層４の上にＡｌ層５を４５０℃程度の温度でスパッタリングにより形成し、このＡｌ層５の上にＴｉＮ層６をスパッタリングにより形成する。
【００２４】
次に、図１（Ｃ）に示すように、温度が４００℃〜４５０℃程度、Ｎ２雰囲気で熱処理（シンター）を行うことにより、Ａｌ層５とＴｉ層４を反応させてＡｌ層５をすべてＡｌ３Ｔｉ層５ａに合金化する。なお、Ａｌ層５の厚さは、この熱処理によってすべてＡｌ３Ｔｉ層５ａに合金化される厚さとする。例えば、Ａｌ層５の厚さを５００ｎｍとし、Ｔｉ層４の厚さを１５０ｎｍとすることも可能である。また、熱処理時間はＡｌ層５がすべてＡｌ３Ｔｉ層５ａに合金化されるのに十分な時間とする。
【００２５】
この後、図２（Ｄ）に示すように、ＴｉＮ層６の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層６上にはレジストパターン１２が形成される。
次いで、図２（Ｅ）に示すように、このレジストパターン１２をマスクとしてＴｉＮ層６、Ａｌ３Ｔｉ層５ａ、ＴｉＮ層３及びＴｉ層２をドライエッチングする。これにより、層間絶縁膜１１上にはＡｌ合金配線１３が形成される。このＡｌ合金配線１３は、ＴｉＮ層６、Ａｌ３Ｔｉ層５ａ、ＴｉＮ層３及びＴｉ層２を有するものである。次いで、レジストパターン１２を剥離する。
【００２６】
上記第１の実施の形態によれば、Ａｌ層５とＴｉ層４を合金化反応させてＡｌ３Ｔｉ層５ａを形成しているため、Ａｌ合金配線１３を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、Ａｌ合金配線１３の下地である層間絶縁膜１１に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｔｉ層５ａがＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、Ａｌ合金配線１３の側面が逆テーパー形状となることを抑制でき、良好な配線パターンを形成することができる。
【００２７】
尚、上記第１の実施の形態では、熱処理によってＡｌ層５とＴｉ層４を合金化してＡｌ３Ｔｉ層５ａを形成しているが、Ｔｉ層４に代えてＳｉ層を用いることも可能である。この場合は、熱処理によってＡｌ層５とＳｉ層を合金化してＡｌ３Ｓｉ層を形成することになる。このＡｌ３Ｓｉ層もＡｌ層に比べてエッチング耐性は高いものである。
また、第１の実施の形態では、Ａｌ層５を用いているが、Ａｌ層に代えてＡｌ合金層を用いることも可能である。
【００２８】
図３（Ａ）〜（Ｃ）及び図４（Ｄ），（Ｅ）は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線を製造する工程を有するものである。
まず、図３（Ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などからなる第１の層間絶縁膜１４をＣＶＤ法により形成する。
【００２９】
次いで、この第１の層間絶縁膜１４の上にＴｉ層１５をスパッタリングにより形成し、このＴｉ層１５の上にＴｉＮ層１６をスパッタリングにより形成する。ＴｉＮ層１６及びＴｉ層１５はバリアメタル層として作用する。次いで、ＴｉＮ層１６の上に厚さが１５０ｎｍ程度のＴｉ層（図示せず）をスパッタリングにより形成する。次いで、このＴｉ層の上に厚さが５００ｎｍ程度のＡｌ層（図示せず）を４５０℃程度の温度でスパッタリングにより形成し、このＡｌ層の上にＴｉＮ層１８をスパッタリングにより形成する。
【００３０】
次いで、温度が４００℃〜４５０℃程度、Ｎ２雰囲気で熱処理（シンター）を行うことにより、前記Ａｌ層と前記Ｔｉ層を反応させてＡｌ層をすべてＡｌ３Ｔｉ層１７に合金化する。なお、熱処理時間はＡｌ層がすべてＡｌ３Ｔｉ層に合金化されるのに十分な時間とする。次いで、ＴｉＮ層１８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層１８上にはレジストパターンが形成される。
【００３１】
次いで、このレジストパターンをマスクとしてＴｉＮ層１８、Ａｌ３Ｔｉ層１７、ＴｉＮ層１６及びＴｉ層１５をドライエッチングする。これにより、第１の層間絶縁膜１４上には第１のＡｌ合金配線１９が形成される。第１のＡｌ合金配線１９は、ＴｉＮ層１８、Ａｌ３Ｔｉ層１７、ＴｉＮ層１６及びＴｉ層１５を有するものである。次いで、レジストパターンを剥離する。次いで、第１のＡｌ合金配線１９を含む全面上にシリコン酸化膜などからなる第２の層間絶縁膜２０をＣＶＤ法により形成する。
【００３２】
この後、図３（Ｂ）に示すように、第２の層間絶縁膜２０の上にＴｉ層２１をスパッタリングにより形成する。次いで、Ｔｉ層２１の上にＡｌ層２２を４５０℃程度の温度でスパッタリングにより形成し、このＡｌ層２２の上にＴｉＮ層２３をスパッタリングにより形成する。
【００３３】
次に、図３（Ｃ）に示すように、温度が４００℃〜４５０℃程度、Ｎ２雰囲気で熱処理（シンター）を行うことにより、Ａｌ層２２とＴｉ層２１を反応させてＡｌ層２２をすべてＡｌ３Ｔｉ層２２ａに合金化する。なお、Ａｌ層２２の厚さは、この熱処理によってすべてＡｌ３Ｔｉ層２２ａに合金化される厚さとする。例えば、Ａｌ層２２の厚さを５００ｎｍとし、Ｔｉ層２１の厚さを１５０ｎｍとすることも可能である。また、熱処理時間はＡｌ層２２がすべてＡｌ３Ｔｉ層２２ａに合金化されるのに十分な時間とする。
【００３４】
この後、図４（Ｄ）に示すように、ＴｉＮ層２３の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層２３上にはレジストパターン２４が形成される。
次いで、図４（Ｅ）に示すように、このレジストパターン２４をマスクとしてＴｉＮ層２３及びＡｌ３Ｔｉ層２２ａをドライエッチングする。これにより、第２の層間絶縁膜２０上には第２のＡｌ合金配線２５が形成される。第２のＡｌ合金配線２５は、ＴｉＮ層２３及びＡｌ３Ｔｉ層２２ａを有するものである。次いで、レジストパターン２４を剥離する。
【００３５】
上記第２の実施の形態によれば、Ａｌ層２２とＴｉ層２１を合金化反応させてＡｌ３Ｔｉ層２２ａを形成しているため、第２のＡｌ合金配線２５を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、第２のＡｌ合金配線２５の下地である層間絶縁膜２０に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｔｉ層２２ａがＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、第２のＡｌ合金配線２５の側面が逆テーパー形状となることを抑制でき、良好な配線パターンを形成することができる。
【００３６】
尚、上記第２の実施の形態では、熱処理によってＡｌ層２２とＴｉ層２１を合金化してＡｌ３Ｔｉ層２２ａ，１７を形成しているが、Ｔｉ層２１に代えてＳｉ層を用いることも可能である。この場合は、熱処理によってＡｌ層２２とＳｉ層を合金化してＡｌ３Ｓｉ層を形成することになる。このＡｌ３Ｓｉ層もＡｌ層に比べてエッチング耐性は高いものである。
【００３７】
また、第２の実施の形態では、Ａｌ層２２を用いているが、Ａｌ層に代えてＡｌ合金層を用いることも可能である。
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置の製造方法を示す断面図。
【図２】第１の実施の形態による半導体装置の製造方法を示す断面図。
【図３】第２の実施の形態による半導体装置の製造方法を示す断面図。
【図４】第２の実施の形態による半導体装置の製造方法を示す断面図。
【図５】従来の半導体装置の製造方法を説明するための断面図。
【符号の説明】
１…シリコン基板、２，１５，１０２…Ｔｉ層、３，１６，１０３…ＴｉＮ層、４，２１…Ｔｉ層、５，２２…Ａｌ層、５ａ，１７，２２ａ…Ａｌ３Ｔｉ層、６，１８，２３，１０５…ＴｉＮ層、７…ゲート酸化膜、８，９…ソース／ドレイン領域の拡散層、１０…ゲート電極、１１…層間絶縁膜、１２，２４，１０６…レジストパターン、１３，１０７…Ａｌ合金配線、１４…第１の層間絶縁膜、１９…第１のＡｌ合金配線、２０…第２の層間絶縁膜、２５…第２のＡｌ合金配線、１０１…下地膜、１０４…Ａｌ合金層
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。特には、段差が存在する下地上でＡｌ合金配線を形成するためのエッチング時にイオンシェーディング現象の発生を抑制してＡｌ合金配線の側面が逆テーパー形状となるのを抑制できる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図５（Ａ）〜（Ｃ）は、従来の半導体装置の製造方法を説明するための断面図である。
まず、図５（Ａ）に示すように、絶縁膜などの下地膜１０１の上にＴｉ層１０２をスパッタリングにより形成し、このＴｉ層１０２上にＴｉＮ層１０３をスパッタリングにより形成する。次いで、このＴｉＮ層１０３上にＡｌ合金層１０４をスパッタリングにより形成し、このＡｌ合金層１０４上にＴｉＮ層１０５をスパッタリングにより形成する。
【０００３】
この後、図５（Ｂ）に示すように、ＴｉＮ層１０５の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層１０５の上にはレジストパターン１０６が形成される。
次に、図５（Ｃ）に示すように、このレジストパターン１０６をマスクとしてＴｉＮ層１０５、Ａｌ合金層１０４、ＴｉＮ層１０３及びＴｉ層１０２をドライエッチングすることにより、下地膜１０１上にはＡｌ合金配線１０７が形成される。
【０００４】
【発明が解決しようとする課題】
ところで、下地膜１０１は完全に平坦ではなく、下地膜１０１には多少の段差が存在する。このため、Ａｌ合金配線１０７を形成する際のドライエッチング時に、段差の低い側で配線間スペースの狭いところでは、イオンシェーディング現象によりＡｌ合金配線の側面が図５（Ｃ）に示すように逆テーパー形状となる。これは、配線間隔の狭い部分においてＡｌ合金層１０４のエッチングが速く進むためである。したがって、ＴｉＮ層１０３とＴｉ層１０２は逆テーパー形状とはならない。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、段差が存在する下地上でＡｌ合金配線を形成するためのエッチング時にイオンシェーディング現象の発生を抑制してＡｌ合金配線の側面が逆テーパー形状となるのを抑制できる半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、段差を有する下地上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
このＡｌ３Ｔｉ層の上にレジストパターンを形成する工程と、
このレジストパターンをマスクとしてＡｌ３Ｔｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【０００７】
上記半導体装置の製造方法によれば、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成しているため、Ａｌ合金配線を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、Ａｌ合金配線の下地に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｔｉ層がＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、Ａｌ合金配線の側面が逆テーパー形状となることを抑制することができる。
【０００８】
本発明に係る半導体装置の製造方法は、段差を有する下地上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
このＡｌ３Ｓｉ層の上にレジストパターンを形成する工程と、
このレジストパターンをマスクとしてＡｌ３Ｓｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成しているため、Ａｌ合金配線を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、Ａｌ合金配線の下地に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｓｉ層がＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、Ａｌ合金配線の側面が逆テーパー形状となることを抑制することができる。
【００１０】
本発明に係る半導体装置の製造方法は、段差を有する下地上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層及びＡｌ３Ｔｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【００１１】
本発明に係る半導体装置の製造方法は、段差を有する下地上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層及びＡｌ３Ｓｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法は、段差を有する下地上にバリアメタル層を形成する工程と、
このバリアメタル層上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層、Ａｌ３Ｔｉ層及びバリアメタル層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
【００１３】
本発明に係る半導体装置の製造方法は、段差を有する下地上にバリアメタル層を形成する工程と、
このバリアメタル層上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層、Ａｌ３Ｓｉ層及びバリアメタル層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする。
なお、前記バリアメタル層は上層がＴｉＮ層で下層がＴｉ層であることが好ましい。
【００１４】
本発明に係る半導体装置は、段差を有する下地上に形成されたＡｌ３Ｔｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、このＡｌ３Ｔｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１５】
本発明に係る半導体装置は、段差を有する下地上に形成されたＡｌ３Ｓｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＳｉ層を形成し、このＳｉ層上にＡｌ層又はＡｌ合金層を形成した後、熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成し、このＡｌ３Ｓｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１６】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層及びＡｌ３Ｔｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、前記反射防止層及び前記Ａｌ３Ｔｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１７】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層及びＡｌ３Ｓｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＳｉ層を形成し、このＳｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成し、前記反射防止層及び前記Ａｌ３Ｓｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
【００１８】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層、Ａｌ３Ｔｉ層及びバリアメタル層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にバリアメタル層を形成し、このバリアメタル層上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、前記反射防止層、前記Ａｌ３Ｔｉ層及び前記バリアメタル層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
なお、前記バリアメタル層は上層がＴｉＮ層で下層がＴｉ層であることが好ましい。
【００１９】
本発明に係る半導体装置は、段差を有する下地上に形成された反射防止層、Ａｌ３Ｓｉ層及びバリアメタル層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にバリアメタル層を形成し、このバリアメタル層上にＳｉ層を形成し、このＳｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成し、前記反射防止層、前記Ａｌ３Ｓｉ層及び前記バリアメタル層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする。
なお、前記バリアメタル層は上層がＴｉＮ層で下層がＴｉ層であることが好ましい。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）〜（Ｃ）及び図２（Ｄ），（Ｅ）は、本発明に係る第１の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線を製造する工程を有するものである。
まず、図１（Ａ）に示すように、シリコン基板１の表面上に図示せぬ素子分離膜を形成し、素子分離膜の相互間のシリコン基板１上にゲート絶縁膜であるゲート酸化膜７を熱酸化法により形成する。素子分離膜としては、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレンチなどの構造を用いることができる。
【００２１】
この後、ゲート酸化膜７の上にＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、多結晶シリコン膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート酸化膜７の上には多結晶シリコンからなるゲート電極１０が形成される。
【００２２】
次に、ゲート電極１０及び素子分離膜をマスクとしてシリコン基板１に不純物イオンをイオン注入し、シリコン基板１に熱処理を施す。これにより、シリコン基板１のソース／ドレイン領域には自己整合的にソース／ドレイン領域の拡散層８，９が形成される。 次いで、ゲート電極１０、ソース／ドレイン領域の拡散層８，９及び素子分離膜を含む全面上にシリコン酸化膜などからなる層間絶縁膜１１をＣＶＤ法により堆積する。
【００２３】
この後、図１（Ｂ）に示すように、この層間絶縁膜１１の上にＴｉ層２をスパッタリングにより形成し、このＴｉ層２の上にＴｉＮ層３をスパッタリングにより形成する。ＴｉＮ層３及びＴｉ層２はバリアメタル層として作用する。次いで、ＴｉＮ層３の上にＴｉ層４をスパッタリングにより形成する。次いで、Ｔｉ層４の上にＡｌ層５を４５０℃程度の温度でスパッタリングにより形成し、このＡｌ層５の上にＴｉＮ層６をスパッタリングにより形成する。
【００２４】
次に、図１（Ｃ）に示すように、温度が４００℃〜４５０℃程度、Ｎ２雰囲気で熱処理（シンター）を行うことにより、Ａｌ層５とＴｉ層４を反応させてＡｌ層５をすべてＡｌ３Ｔｉ層５ａに合金化する。なお、Ａｌ層５の厚さは、この熱処理によってすべてＡｌ３Ｔｉ層５ａに合金化される厚さとする。例えば、Ａｌ層５の厚さを５００ｎｍとし、Ｔｉ層４の厚さを１５０ｎｍとすることも可能である。また、熱処理時間はＡｌ層５がすべてＡｌ３Ｔｉ層５ａに合金化されるのに十分な時間とする。
【００２５】
この後、図２（Ｄ）に示すように、ＴｉＮ層６の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層６上にはレジストパターン１２が形成される。
次いで、図２（Ｅ）に示すように、このレジストパターン１２をマスクとしてＴｉＮ層６、Ａｌ３Ｔｉ層５ａ、ＴｉＮ層３及びＴｉ層２をドライエッチングする。これにより、層間絶縁膜１１上にはＡｌ合金配線１３が形成される。このＡｌ合金配線１３は、ＴｉＮ層６、Ａｌ３Ｔｉ層５ａ、ＴｉＮ層３及びＴｉ層２を有するものである。次いで、レジストパターン１２を剥離する。
【００２６】
上記第１の実施の形態によれば、Ａｌ層５とＴｉ層４を合金化反応させてＡｌ３Ｔｉ層５ａを形成しているため、Ａｌ合金配線１３を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、Ａｌ合金配線１３の下地である層間絶縁膜１１に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｔｉ層５ａがＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、Ａｌ合金配線１３の側面が逆テーパー形状となることを抑制でき、良好な配線パターンを形成することができる。
【００２７】
尚、上記第１の実施の形態では、熱処理によってＡｌ層５とＴｉ層４を合金化してＡｌ３Ｔｉ層５ａを形成しているが、Ｔｉ層４に代えてＳｉ層を用いることも可能である。この場合は、熱処理によってＡｌ層５とＳｉ層を合金化してＡｌ３Ｓｉ層を形成することになる。このＡｌ３Ｓｉ層もＡｌ層に比べてエッチング耐性は高いものである。
また、第１の実施の形態では、Ａｌ層５を用いているが、Ａｌ層に代えてＡｌ合金層を用いることも可能である。
【００２８】
図３（Ａ）〜（Ｃ）及び図４（Ｄ），（Ｅ）は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線を製造する工程を有するものである。
まず、図３（Ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などからなる第１の層間絶縁膜１４をＣＶＤ法により形成する。
【００２９】
次いで、この第１の層間絶縁膜１４の上にＴｉ層１５をスパッタリングにより形成し、このＴｉ層１５の上にＴｉＮ層１６をスパッタリングにより形成する。ＴｉＮ層１６及びＴｉ層１５はバリアメタル層として作用する。次いで、ＴｉＮ層１６の上に厚さが１５０ｎｍ程度のＴｉ層（図示せず）をスパッタリングにより形成する。次いで、このＴｉ層の上に厚さが５００ｎｍ程度のＡｌ層（図示せず）を４５０℃程度の温度でスパッタリングにより形成し、このＡｌ層の上にＴｉＮ層１８をスパッタリングにより形成する。
【００３０】
次いで、温度が４００℃〜４５０℃程度、Ｎ２雰囲気で熱処理（シンター）を行うことにより、前記Ａｌ層と前記Ｔｉ層を反応させてＡｌ層をすべてＡｌ３Ｔｉ層１７に合金化する。なお、熱処理時間はＡｌ層がすべてＡｌ３Ｔｉ層に合金化されるのに十分な時間とする。次いで、ＴｉＮ層１８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層１８上にはレジストパターンが形成される。
【００３１】
次いで、このレジストパターンをマスクとしてＴｉＮ層１８、Ａｌ３Ｔｉ層１７、ＴｉＮ層１６及びＴｉ層１５をドライエッチングする。これにより、第１の層間絶縁膜１４上には第１のＡｌ合金配線１９が形成される。第１のＡｌ合金配線１９は、ＴｉＮ層１８、Ａｌ３Ｔｉ層１７、ＴｉＮ層１６及びＴｉ層１５を有するものである。次いで、レジストパターンを剥離する。次いで、第１のＡｌ合金配線１９を含む全面上にシリコン酸化膜などからなる第２の層間絶縁膜２０をＣＶＤ法により形成する。
【００３２】
この後、図３（Ｂ）に示すように、第２の層間絶縁膜２０の上にＴｉ層２１をスパッタリングにより形成する。次いで、Ｔｉ層２１の上にＡｌ層２２を４５０℃程度の温度でスパッタリングにより形成し、このＡｌ層２２の上にＴｉＮ層２３をスパッタリングにより形成する。
【００３３】
次に、図３（Ｃ）に示すように、温度が４００℃〜４５０℃程度、Ｎ２雰囲気で熱処理（シンター）を行うことにより、Ａｌ層２２とＴｉ層２１を反応させてＡｌ層２２をすべてＡｌ３Ｔｉ層２２ａに合金化する。なお、Ａｌ層２２の厚さは、この熱処理によってすべてＡｌ３Ｔｉ層２２ａに合金化される厚さとする。例えば、Ａｌ層２２の厚さを５００ｎｍとし、Ｔｉ層２１の厚さを１５０ｎｍとすることも可能である。また、熱処理時間はＡｌ層２２がすべてＡｌ３Ｔｉ層２２ａに合金化されるのに十分な時間とする。
【００３４】
この後、図４（Ｄ）に示すように、ＴｉＮ層２３の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ＴｉＮ層２３上にはレジストパターン２４が形成される。
次いで、図４（Ｅ）に示すように、このレジストパターン２４をマスクとしてＴｉＮ層２３及びＡｌ３Ｔｉ層２２ａをドライエッチングする。これにより、第２の層間絶縁膜２０上には第２のＡｌ合金配線２５が形成される。第２のＡｌ合金配線２５は、ＴｉＮ層２３及びＡｌ３Ｔｉ層２２ａを有するものである。次いで、レジストパターン２４を剥離する。
【００３５】
上記第２の実施の形態によれば、Ａｌ層２２とＴｉ層２１を合金化反応させてＡｌ３Ｔｉ層２２ａを形成しているため、第２のＡｌ合金配線２５を形成するためのエッチング時にイオンシェーディング現象を抑制することができる。つまり、第２のＡｌ合金配線２５の下地である層間絶縁膜２０に段差があり、この段差の低い側でＡｌ合金配線間スペースの狭いところでも、Ａｌ３Ｔｉ層２２ａがＡｌ層に比べてエッチング耐性が良好であるため、エッチング時にイオンシェーディング現象の影響を受けることが少ない。したがって、第２のＡｌ合金配線２５の側面が逆テーパー形状となることを抑制でき、良好な配線パターンを形成することができる。
【００３６】
尚、上記第２の実施の形態では、熱処理によってＡｌ層２２とＴｉ層２１を合金化してＡｌ３Ｔｉ層２２ａ，１７を形成しているが、Ｔｉ層２１に代えてＳｉ層を用いることも可能である。この場合は、熱処理によってＡｌ層２２とＳｉ層を合金化してＡｌ３Ｓｉ層を形成することになる。このＡｌ３Ｓｉ層もＡｌ層に比べてエッチング耐性は高いものである。
【００３７】
また、第２の実施の形態では、Ａｌ層２２を用いているが、Ａｌ層に代えてＡｌ合金層を用いることも可能である。
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置の製造方法を示す断面図。
【図２】第１の実施の形態による半導体装置の製造方法を示す断面図。
【図３】第２の実施の形態による半導体装置の製造方法を示す断面図。
【図４】第２の実施の形態による半導体装置の製造方法を示す断面図。
【図５】従来の半導体装置の製造方法を説明するための断面図。
【符号の説明】
１…シリコン基板、２，１５，１０２…Ｔｉ層、３，１６，１０３…ＴｉＮ層、４，２１…Ｔｉ層、５，２２…Ａｌ層、５ａ，１７，２２ａ…Ａｌ３Ｔｉ層、６，１８，２３，１０５…ＴｉＮ層、７…ゲート酸化膜、８，９…ソース／ドレイン領域の拡散層、１０…ゲート電極、１１…層間絶縁膜、１２，２４，１０６…レジストパターン、１３，１０７…Ａｌ合金配線、１４…第１の層間絶縁膜、１９…第１のＡｌ合金配線、２０…第２の層間絶縁膜、２５…第２のＡｌ合金配線、１０１…下地膜、１０４…Ａｌ合金層
Claims (10)
- 段差を有する下地上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
このＡｌ３Ｔｉ層の上にレジストパターンを形成する工程と、
このレジストパターンをマスクとしてＡｌ３Ｔｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 段差を有する下地上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
このＡｌ３Ｓｉ層の上にレジストパターンを形成する工程と、
このレジストパターンをマスクとしてＡｌ３Ｓｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 段差を有する下地上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層及びＡｌ３Ｔｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 段差を有する下地上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層及びＡｌ３Ｓｉ層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 段差を有する下地上にバリアメタル層を形成する工程と、
このバリアメタル層上にＴｉ層を形成する工程と、
このＴｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層、Ａｌ３Ｔｉ層及びバリアメタル層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 段差を有する下地上にバリアメタル層を形成する工程と、
このバリアメタル層上にＳｉ層を形成する工程と、
このＳｉ層上にＡｌ層又はＡｌ合金層を形成する工程と、
このＡｌ層又はＡｌ合金層の上に反射防止層を形成する工程と、
熱処理を行うことにより、Ｓｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｓｉ層を形成する工程と、
前記反射防止層上にレジストパターンを形成する工程と、
このレジストパターンをマスクとして反射防止層、Ａｌ３Ｓｉ層及びバリアメタル層をエッチングすることにより、下地上にＡｌ合金配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記バリアメタル層は上層がＴｉＮ層で下層がＴｉ層であることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
- 段差を有する下地上に形成されたＡｌ３Ｔｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、このＡｌ３Ｔｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする半導体装置。 - 段差を有する下地上に形成された反射防止層及びＡｌ３Ｔｉ層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、前記反射防止層及び前記Ａｌ３Ｔｉ層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする半導体装置。 - 段差を有する下地上に形成された反射防止層、Ａｌ３Ｔｉ層及びバリアメタル層を有する配線を備えた半導体装置であって、
前記配線は、前記下地上にバリアメタル層を形成し、このバリアメタル層上にＴｉ層を形成し、このＴｉ層上にＡｌ層又はＡｌ合金層を形成し、このＡｌ層又はＡｌ合金層の上に反射防止層を形成した後、熱処理を行うことにより、Ｔｉ層とＡｌ層又はＡｌ合金層を合金化反応させてＡｌ３Ｔｉ層を形成し、前記反射防止層、前記Ａｌ３Ｔｉ層及び前記バリアメタル層をエッチングすることにより下地上に形成されたＡｌ合金配線であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310812A JP2004146647A (ja) | 2002-10-25 | 2002-10-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310812A JP2004146647A (ja) | 2002-10-25 | 2002-10-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146647A true JP2004146647A (ja) | 2004-05-20 |
Family
ID=32456210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002310812A Withdrawn JP2004146647A (ja) | 2002-10-25 | 2002-10-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004146647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11348354B2 (en) | 2018-07-02 | 2022-05-31 | Baidu Online Network Technology (Beijing) Co., Ltd. | Human body tracing method, apparatus and device, and storage medium |
-
2002
- 2002-10-25 JP JP2002310812A patent/JP2004146647A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11348354B2 (en) | 2018-07-02 | 2022-05-31 | Baidu Online Network Technology (Beijing) Co., Ltd. | Human body tracing method, apparatus and device, and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| JPH11261063A (ja) | 半導体装置の製造方法 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JPH11121621A (ja) | 自己整列コンタクトホール形成方法 | |
| JP3613768B2 (ja) | 半導体装置 | |
| JP2004146647A (ja) | 半導体装置及びその製造方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JP4740469B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2006294676A (ja) | 半導体装置の製造方法半導体装置 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3121777B2 (ja) | 半導体装置の製造方法 | |
| KR100259169B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2005129562A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH1056176A (ja) | 半導体素子の製造方法 | |
| JPH04188832A (ja) | 半導体装置の製造方法 | |
| JP2002164302A (ja) | 半導体装置の製造方法 | |
| JP2002343740A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |