KR0140727B1 - 금속배선 콘택 제조방법 - Google Patents

금속배선 콘택 제조방법

Info

Publication number
KR0140727B1
KR0140727B1 KR1019940039017A KR19940039017A KR0140727B1 KR 0140727 B1 KR0140727 B1 KR 0140727B1 KR 1019940039017 A KR1019940039017 A KR 1019940039017A KR 19940039017 A KR19940039017 A KR 19940039017A KR 0140727 B1 KR0140727 B1 KR 0140727B1
Authority
KR
South Korea
Prior art keywords
film
titanium
contact hole
etching
layer
Prior art date
Application number
KR1019940039017A
Other languages
English (en)
Other versions
KR960026205A (ko
Inventor
김명선
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940039017A priority Critical patent/KR0140727B1/ko
Publication of KR960026205A publication Critical patent/KR960026205A/ko
Application granted granted Critical
Publication of KR0140727B1 publication Critical patent/KR0140727B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고집적 반도체소자의 금속 콘택 제조방법에 관한 것으로, 상기 코택홀의 측벽에 폴리실리콘막 스페이서를 형성하고, 티타늄막을 증착한후, 열처리공정으로 콘택홀의 측벽에 있는 폴리실리콘막 스페이서와 상기 티타늄막을 반응시켜 티타늄 실리사이드막을 형성하여 콘택 저항을 최소화 시키고, 알루미늄층 하부에 티타늄막을 형성하지 않아서 식각공정에서 알루미늄층의 언더컷 발생을 억제하고, 하부의 절연층이 손상이 발생되는 것을 방지 하는 기술이다.

Description

금속 배선 콘택 제조방법
제1도는 내지 제6도는 본 발명에 의해 금속 배선 콘택을 제조하는 단계를 도시한 단면도.
제7도는 및 제8도는 종래기술에 의해 금속 배선 콘택을 제조하는 단계를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 절연층 2 : 산화막
3 : 폴리실리콘막 4 : 산화막
5 : 티티늄 실리사이드 6 : 알루미늄층
7 : 아크 티타늄 실리사이드막 8 : 감광막 패턴
10 : 반도체기판 20 : 콘택홀
본 발명은 고집적 반도체소자의 금속 배선 콘택 제조방법에 관한 것으로, 특히, 상부 도전층으로 사용되는 금속배선을 하부의 반도체기판에 콘택하는 금속 배선 콘택 제조방법에 관한 것이다.
반도체소자의 제조공정에서 내부 연결 배선으로 저항값이 작은 금속배선을 이용한다. 이러한 금속배선은 주로 알루미늄층을 주로 사용하게 된다.
그러나, 이러한 알루미늄 배선은 일렉트로 마이그레이션이나 접합 스파이킹 현상이 발생하여 이러한 것을 방지하기 위하여 알루미늄 배선의 하부면에 티타늄 티타늄나이트라이드막을 형성하였다.
종래의 기술로 상부에 형성되는 금속배선을 하부의 반도체기판에 콘택하는 단계를 제7도와 제8도를 참조하여 설명하기로 한다.
제7도는 반도체기판(10)에 절연층(1)을 두껍게 도포하고 상기 절연층(1)의 일정부분을 식각하여 반도체기판(10)이 노출되는 콘택홀(20)을 형성한다음, 상기 콘택홀(20)의 표면에 얇은 티타늄층(4)으로 베리어메탈을 형성하고 그 상부에 알루미늄층(6)을 두껍게 증착하여 상기 콘택홀(20)을 매립하고, 그 상부에 난반사 방지용 아크 티타늄 나이트라이드막(ABC TiN: 7)을 형성하고, 그 상부에 금속배선 마스크용 감광막패턴(8)을 형성한 단면도이다.
제8도는 노출된 아크 티타늄 나이트라이드막(7)과 알루미늄충(6), 티타늄층(4)을 순차적으로 식각하여 금속배선을 형성한 단면도로서, 상기 금속층(6)을 식각할 때 티타늄충 또는 티나늄 나이트라이드막에 비교하여 알루미늄층이 식각속도가 빠르기 때문에 금속배선의 알루미늄층이 더 많이 식각되어 금속배선의 측면의 식각이 발생하며, 타타늄층(4)의 비정항이 43∼47μΩ·㎝로서, 비교적 높은 편이므로 콘택 저항값이 높아 지게 되며, 티타늄/티타늄나이트라이드를 브릿지없이 식각하기 위해서는 오버 식각을 실시해야 함으로 인하여 하부층인 절연층(1)의 손실이 발생하여 단차가 높아짐으로 DLM(double level metallization)구조에서는 문제가 발생된다.
따라서, 본 발명은 상기와 같이 알루미늄층의 언더컷이 발생하는 것을 최소화하고, 산화막의 손상을 최소화하고, 콘택저항을 줄일 수 있는 금속배선을 콘택을 제조하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 금속배선콘택 제조방법에 있어서, 반도체기판에 절연층을 도포하고 상기 절연층의 일정부분을 식각하여 반도체기판이 노출되는 콘택홀을 형성한 다음, 상기 콘택홀의 표면에 산화막을 증착하고, 그 상부에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막을 건식식각하여 상기 콘택홀의 측벽에 폴리실리콘막 스페이서를 형성하고, 노출된 산화막을 제거하는 단계와, 전체적으로 티타늄막을 증착하고, 열처리공정으로 콘택홀의 측벽에 있는 폴리실리콘막 스페이서와 상기 티타늄막을 반응시켜 티타늄 실리사이드막을 형성하는 단계와, 반은하지 않은 티타늄막의 제거하고, 전체구조 상부에 알루미늄층을 두껍게 증착하여 상기콘택홀을 매립하고, 그 상부에 티타늄 나이트라이드막을 형성하는 단계와, 금속배선 마스크를 이용한 식각공정으로 상기 티타늄 나이트라이드막과 상기 알루미늄층을 일정부분 식각하여 반도체기판에 접속되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도 내지 제6도는 본 발명에 의해 금속배선 콘택을 제조하는 단계를 도시한 단면도이다.
제1도는 반도체기판(10)에 절연층(1) 예를들어 산화막을 두껍게 도포하고 상기 절연층(1)의 일정부분을 식각하여 반도체기판(10)이 노출되는 콘택홀(20)을 형성한 다음, 상기 콘택홀(20)의 표면에 얇은 산화막(2)을 증착하고, 그 상부에 폴리실리콘막(3)을 증착한 단면도이다.
제2도는 상기 폴리실리콘막(3)을 건식식각하여 상기 콘택홀(20)의 측벽에 폴리실리콘막 스페이서(3')를 형성하고, 노출된 산화막(2)을 제거한 단면도이다.
제3도는 전체적으로 스텝 커버리지가 비교적 좋은 티타늄막(4)을 증착한 단면도이다.
제4도는 약 700∼500℃에서 열처리하여 콘택홀(20)의 측벽에 있는 폴리실리콘막 스페이서(3')와 상기 티타늄막(4)이 반응하여 티타늄 실리사이드막(5)을 형성한 단면도이며, 이때 산화막(4)상부에 도포된 티타늄막(4)은 반응하지 않는다.
제5도는 반응하지 않은 티타늄막(4)을 습식식각으로 제거하고, 전체구조 상부에 알루미늄(6)을 두껍게 증착하여 상기 콘택홀(20)을 매립하고, 그 상부에 난반사용 아크 티타늄 나이트라이드막(7)을 형성하고, 그 상부에 금속배선 마스크용 감광막패턴(8)을 형성한 단면도이다. 상기 티타늄막(4)을 식각하여 용액은 순수(deionzed water) : NH2O2: NH4OH = 5 : 1 : 1이다.
제6도는 노출된 나이트라이드막(7)과 알루미늄층(6)을 순차적으로 식각하여 금속배선을 형성한 단면도로서, 알루미늄층(6)의 언더컷이 발생하지 않고, 하부의 산화막(4)도 손상이 발생되지 않음을 도시한다.
상기한 본 발명에 의하면 알루미늄층의 언더컷이 발생하지 않고, 오버 식각을 실시하지 않아도 됨으로 하부의 절연층이 손상이 발생되는 것을 방지 하여 후속 공정의 공정 여유도를 증대시키고, 티타늄 실리사이드의 비정항이 13∼17μΩ·㎝로서 콘택 저항을 줄일 수 있다.

Claims (5)

  1. 반도체소자의 금속배선 콘택 제조방법에 있어서, 반도체기판에 절연층을 도포하고 상기 절연층의 일정부분을 식각하여 반도체기판이 노출되는 콘택홀을 형성한 다음, 상기 콘택홀의 표면에 절연막을 증착하고, 그 상부에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막을 건식식각하여 상기 콘택홀의 측벽에 폴리실리콘막 스페이서를 형성하고, 노출된 산화막을 제거하는 단계와, 전체적으로 티타늄막을 증착하고, 열처리공정으로 콘택홀의 측벽에 있는 폴리실리콘막 스페이서와 상기 티타늄막을 반응시켜 티타늄 실리사이드막을 형성하는 단계와, 반응하지 않는 티타늄막을 제거하고, 전체구조 상부에 알루미늄층을 두껍게 증착하여 상기 콘택홀을 매립하고, 그 상부에 티타늄 나이트라이드막을 형성하는 단계와, 금속배선 마스크를 이용한 식각공정으로 상기 티타늄 나이트라이드막과 상기 알루미늄층을 일정부분 식각하여 반도체기판에 접속되는 금속배선을 형성하는 단계를 포함하는 금속 배선 콘택 제조방법.
  2. 제1항에 있어서, 상기 티타늄막을 식각하는 용액은 순수(deionzed water) : NH2O2 : NH4OH = 5 : 1 : 1인 것을 특징으로 하는 금속 배선 콘택 제조방법,
  3. 제1항에 있어서, 상기 열처리 공정은 700∼500℃의 온도에서 실시하는 것을 특징으로 하는 금속 배선 콘택 제조방법,
  4. 제1항에 있어서, 상기 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 금속 배선 콘택 제조방법,
  5. 제1항에 있어서, 상기 티타늄 실리사이드막을 형성한후, 기판 하부를 보호하기 위하여 최소한 티타늄막을 증착하는 것을 포함하는 것을 특징으로 하는 금속 배선 콘택 제조방법.
KR1019940039017A 1994-12-29 1994-12-29 금속배선 콘택 제조방법 KR0140727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039017A KR0140727B1 (ko) 1994-12-29 1994-12-29 금속배선 콘택 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039017A KR0140727B1 (ko) 1994-12-29 1994-12-29 금속배선 콘택 제조방법

Publications (2)

Publication Number Publication Date
KR960026205A KR960026205A (ko) 1996-07-22
KR0140727B1 true KR0140727B1 (ko) 1998-07-15

Family

ID=19405221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039017A KR0140727B1 (ko) 1994-12-29 1994-12-29 금속배선 콘택 제조방법

Country Status (1)

Country Link
KR (1) KR0140727B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057545A (ko) * 2014-11-13 2016-05-24 삼성전자주식회사 반도체 장치 제조 방법
US11171151B2 (en) 2018-08-03 2021-11-09 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237958B1 (ko) * 1996-10-07 2000-01-15 구자홍 씨피티 자동 소자 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057545A (ko) * 2014-11-13 2016-05-24 삼성전자주식회사 반도체 장치 제조 방법
US11171151B2 (en) 2018-08-03 2021-11-09 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same

Also Published As

Publication number Publication date
KR960026205A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5364817A (en) Tungsten-plug process
JP2645345B2 (ja) 安定な低抵抗コンタクト
US6855610B2 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
US5834369A (en) Method of preventing diffusion between interconnect and plug
US6287957B1 (en) Self-aligned contact process
KR100224720B1 (ko) 반도체장치의 콘택홀 형성방법
KR100346830B1 (ko) 반도체장치의 전기적 연결 배선 제조방법
KR0140727B1 (ko) 금속배선 콘택 제조방법
US5960312A (en) Process for forming a contact electrode
KR100612549B1 (ko) 반도체 소자의 제조 방법
KR100190381B1 (ko) 미세반도체소자의콘택홀형성방법
US6057196A (en) Self-aligned contact process comprising a two-layer spacer wherein one layer is at a level lower than the top surface of the gate structure
KR20000073501A (ko) 반도체 소자의 접촉구 형성 방법
US6586162B2 (en) Simple photo development step to form TiSix gate in DRAM process
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
US7407880B2 (en) Semiconductor device and manufacturing process therefore
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR100246103B1 (ko) 반도체 장치의 금속배선 형성 방법
KR0168120B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100383757B1 (ko) 반도체 소자의 제조 방법
KR100312386B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR0147636B1 (ko) 얇은 접합을 보호하는 배선 구조를 가지는 반도체 장치 및 그 제조방법
KR0183019B1 (ko) 금속실리사이드 보호층 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee