KR980005631A - 콘택홀 형성방법 - Google Patents

콘택홀 형성방법 Download PDF

Info

Publication number
KR980005631A
KR980005631A KR1019960026103A KR19960026103A KR980005631A KR 980005631 A KR980005631 A KR 980005631A KR 1019960026103 A KR1019960026103 A KR 1019960026103A KR 19960026103 A KR19960026103 A KR 19960026103A KR 980005631 A KR980005631 A KR 980005631A
Authority
KR
South Korea
Prior art keywords
contact hole
photoresist
forming
metal electrode
imd layer
Prior art date
Application number
KR1019960026103A
Other languages
English (en)
Other versions
KR100370119B1 (ko
Inventor
정승우
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960026103A priority Critical patent/KR100370119B1/ko
Publication of KR980005631A publication Critical patent/KR980005631A/ko
Application granted granted Critical
Publication of KR100370119B1 publication Critical patent/KR100370119B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/29—Rim PSM or outrigger PSM; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 콘택홀 형성방법에 관한 것으로 특히 위상반전 마스크를 이용한 콘택홀 형성방법에 관한 것이다. 이를 위한 본 발명은 콘택홀 형성방법은 반도체기판상에 일정크기의 금속전극을 형성하는 단계; 상기 금속전극을 포함한 기판전면에 IMD층 및 포토레지스트를 차례로 형성하는 단계; 아웃리거 위상반전 마스크를 이용한 노광 및 현상 공정으로 포토레지스트를 패터닝 하는 단계; 그리고 상기 패터닝된 포토레지스트 및 IMD층을 동시에 식각하여 금속 전극상에 콘택홀을 형성하는 단계를 포함한다.

Description

콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 (a) 내지 (d)는 본 발명에 따른 콘택홀 형성공정 단면도.

Claims (3)

  1. 반도체기판상에 일정크기의 금속전극을 형성하는 단계; 상기 금속전극을 포함한 기판전면에 IMD층 및 포토레지스트를 차례로 형성하는 단계; 아웃리거 위상반전 마스크를 이용한 노광 및 현상공정으로 포토레지스트를 패터닝 하는 단계; 그리고 상기 패터닝된 포토레지스트 및 IMD층을 동시에 식각하여 금속전극상에 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 패터닝된 포토레지스트의 상층부는 라운드 형상으로 형성함을 특징으로 하는 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 IMD층의 식각속도는 포토레지스트의 식각속도보다 빠르도록 형성함을 특징으로 하는 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026103A 1996-06-29 1996-06-29 콘택홀 형성방법 KR100370119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026103A KR100370119B1 (ko) 1996-06-29 1996-06-29 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026103A KR100370119B1 (ko) 1996-06-29 1996-06-29 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR980005631A true KR980005631A (ko) 1998-03-30
KR100370119B1 KR100370119B1 (ko) 2003-04-08

Family

ID=37416424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026103A KR100370119B1 (ko) 1996-06-29 1996-06-29 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100370119B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798318B1 (ko) * 2001-12-31 2008-01-28 엘지.필립스 엘시디 주식회사 절연막의 식각방법 및 이를 이용한 액정 표시장치의제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798318B1 (ko) * 2001-12-31 2008-01-28 엘지.필립스 엘시디 주식회사 절연막의 식각방법 및 이를 이용한 액정 표시장치의제조방법

Also Published As

Publication number Publication date
KR100370119B1 (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
KR950024337A (ko) 게이트 스택 제조 공정
KR950001901A (ko) 콘택홀 제조방법
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR980005631A (ko) 콘택홀 형성방법
KR970028758A (ko) 액정표시장치의 게이트전극 제조방법
KR970077232A (ko) 반도체 장치의 스몰콘택홀 형성방법
KR950021063A (ko) 반도체 소자의 스텝 커버리지(Step coverage) 향상방법
KR970077715A (ko) 메탈 배선 형성방법
KR960001875A (ko) 포토리소그래피 공정을 통한 식각패턴 형성방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
KR940027071A (ko) 시각베리어층을 이용한 텅스텐 배선 형성방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR960026303A (ko) 미세패턴 형성방법
KR980005675A (ko) 반도체 소자의 콘택홀 형성방법
KR980005572A (ko) 반도체 소자의 금속층 패턴 형성방법
KR980005251A (ko) Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서
KR940012499A (ko) 콘택홀 형성방법
KR940009770A (ko) 실리사이드막/폴리실리콘층 식각방법
KR970003559A (ko) 반도체 소자의 미세 패턴 형성 방법
KR970052372A (ko) 반도체 장치의 금속배선 형성방법
KR970052342A (ko) 반도체 소자의 금속패턴 형성방법
KR970072094A (ko) 반도체 장치의 콘택 식각 방법
KR960026635A (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee