KR980005251A - Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서 - Google Patents

Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서 Download PDF

Info

Publication number
KR980005251A
KR980005251A KR1019960025345A KR19960025345A KR980005251A KR 980005251 A KR980005251 A KR 980005251A KR 1019960025345 A KR1019960025345 A KR 1019960025345A KR 19960025345 A KR19960025345 A KR 19960025345A KR 980005251 A KR980005251 A KR 980005251A
Authority
KR
South Korea
Prior art keywords
spacer
photoresist
manufacturing
fed panel
etching
Prior art date
Application number
KR1019960025345A
Other languages
English (en)
Other versions
KR100254947B1 (ko
Inventor
이남양
Original Assignee
엄길용
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엄길용, 오리온전기 주식회사 filed Critical 엄길용
Priority to KR1019960025345A priority Critical patent/KR100254947B1/ko
Publication of KR980005251A publication Critical patent/KR980005251A/ko
Application granted granted Critical
Publication of KR100254947B1 publication Critical patent/KR100254947B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/863—Spacing members characterised by the form or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

본 발명은 FED 스페이서 제조방법 및 그에 따른 스페이서에 관한 것으로, 그의 방법상 주요 특징은 실리콘 웨이퍼 (1) 상하로 포토레지스트(2, 3)를 도포하는 공정, 상부의 포토레지스트 (2)를 패터닝하는 공정, 상부의 실리콘 웨이퍼 (1) 부위를 식각하는 공정, 상부의 포토레지스트(2)를 제거한 후, 2차 포토레지스트 (5) 패턴을 형성시키는 공정, 2차로 식각하는 공정, 하부 포토레지스트 (3)를 제거하는 공정으로 이루어지는 것을 특징으로 하는 FED 패널의 스페이서 제조방법으로 한다. 그에 따라 제조되는 스페이서 형상은 ㄷ , T , + , I 형상중 어느 하나로 이루어진다.

Description

FED 패널의 스페이서 제조방법 및 그에 의한 스페이서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명에 따른 스페이서 제조공정을 나타내는 도면.

Claims (5)

  1. FED 패널의 스페이서를 제조하는 방법에 있어서, 실리콘 웨이퍼 (1) 상하로 포토레지스트 (2, 3)를 도포하는 공정, 상부의 포토레지스트 (2)를 패터닝하는 공정, 상부의 실리콘 웨이퍼(1) 부위를 식각하는 공정, 상부의 포토레지스트 (2)를 제거한 후, 2차 포토레지스트 (5) 패턴을 형성시키는 공정, 2차로 식각하는 공정, 하부 포토레지스트 (3)를 제거하는 공정으로 이루어지는 것을 특징으로 하는 FED 패널의 스페이서 제조방법.
  2. 제1항에 있어서, 상부의 포토레지스트 (2) 도포층보다 하부 포토레지스트 (3) 도포층을 더 두껍게 형성하는 것을 특징으로 하는 FED 패널의 스페이서 제조방법.
  3. 제1항에 있어서, 실리콘웨이퍼 (1)의 식각은 비등방성 습식 식각공정인 것을 특징으로 하는 FED 패널의 스페이서 제조방법.
  4. 제1항에 있어서, 포토레지스트 (2)의 패터닝은 리소그라피공정에 의해 패터닝하는 것을 특징으로 하는 FED 패널의 스페이서 제조방법.
  5. 제조되는 스페이서의 형상은 "ㄷ" , "T" ,"+" , "I" 중 어느 하나인 것을 특징으로 하는 스페이서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025345A 1996-06-28 1996-06-28 Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서 KR100254947B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025345A KR100254947B1 (ko) 1996-06-28 1996-06-28 Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025345A KR100254947B1 (ko) 1996-06-28 1996-06-28 Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서

Publications (2)

Publication Number Publication Date
KR980005251A true KR980005251A (ko) 1998-03-30
KR100254947B1 KR100254947B1 (ko) 2000-05-01

Family

ID=19464442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025345A KR100254947B1 (ko) 1996-06-28 1996-06-28 Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서

Country Status (1)

Country Link
KR (1) KR100254947B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542182B1 (ko) * 1999-08-23 2006-01-10 삼성에스디아이 주식회사 평판 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542182B1 (ko) * 1999-08-23 2006-01-10 삼성에스디아이 주식회사 평판 디스플레이 장치

Also Published As

Publication number Publication date
KR100254947B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
KR970008324A (ko) 중간층 리쏘그래피
KR970008323A (ko) 중간층 리쏘그래피
KR970003459A (ko) 반도체 소자의 비아홀의 형성방법
KR0122315B1 (ko) 고집적 반도체 소자의 미세패턴 형성방법
KR980005251A (ko) Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서
KR970008372A (ko) 반도체장치의 미세 패턴 형성방법
KR970077715A (ko) 메탈 배선 형성방법
KR980003794A (ko) 셀 어퍼처 마스크 제조방법
KR980003817A (ko) 반도체소자의 패턴 형성방법
KR970076073A (ko) 반도체장치의 포토레지스트 패턴 형성방법
KR980005631A (ko) 콘택홀 형성방법
KR960011550A (ko) 이중 식각 단면 형성방법
KR970051897A (ko) 반도체장치의 제조방법
KR970072140A (ko) 반도체 장치의 패턴 형성방법
KR960026635A (ko) 금속배선 형성방법
KR930011135A (ko) 반도체장치의 미세패턴 형성방법
KR970076059A (ko) 고해상도 마스크 제조방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR970054601A (ko) 반도체 디바이스 제조공정의 금속층 패터닝(Patterning) 방법
KR970077355A (ko) 고전압 게이트 산화막의 형성 방법
KR950012677A (ko) 반도체 소자의 필드 산화막 형성방법
KR970018148A (ko) 반도체소자의 미세패턴 제조방법
KR950001925A (ko) 반도체소자 제조방법
KR970067638A (ko) 반도체장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee