KR960011550A - 이중 식각 단면 형성방법 - Google Patents

이중 식각 단면 형성방법 Download PDF

Info

Publication number
KR960011550A
KR960011550A KR1019940024035A KR19940024035A KR960011550A KR 960011550 A KR960011550 A KR 960011550A KR 1019940024035 A KR1019940024035 A KR 1019940024035A KR 19940024035 A KR19940024035 A KR 19940024035A KR 960011550 A KR960011550 A KR 960011550A
Authority
KR
South Korea
Prior art keywords
photoresist
forming
pattern
applying
etching
Prior art date
Application number
KR1019940024035A
Other languages
English (en)
Other versions
KR0137600B1 (en
Inventor
류달래
김하영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR94024035A priority Critical patent/KR0137600B1/ko
Publication of KR960011550A publication Critical patent/KR960011550A/ko
Application granted granted Critical
Publication of KR0137600B1 publication Critical patent/KR0137600B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 제조기술 중 웨이퍼 상에 건식식각만으로 습식 및 건식식각 특성인 이중 식각 단면 형성방법에 관한 것으로, 식각하고자 하는 박막(3)과 포토레지스트 사이의 식각 선택비에 따라 계산된 두께로 제1포토레지스트(15)를 도포한 후 포토리소그래픽 공정을 통해 제1포토레지스트 패턴(15')을 형성하는 단계; HMDS(hexamethyl-dislazane,6)로 표면 처리하는 단계; 전체 구조 상부에 제2포토레지스트(25)를 도포한 후 포토리소그래피 공정을 통해 포토레지스트 패턴을 형성하되 상기 제1포토레지스트 패턴보다 넓은 홀을 형성하는 단계; 상기 제1 및 제2포토레지스트 패턴을 사용하여 건식식각함으로써 홀 입구가 넓은 식각 패턴을 형성하는 것을 특징으로 한다.

Description

이중 식각 단면 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (3)

  1. 웨이퍼 상에 식각 패턴을 형성하는 이중 식각 단면 형성방법에 있어서, 식각하고자 하는 박막과 포토레지스트 사이의 식각 선택비에 따라 계산된 두께로 제1포토레지스트를 도포한 후 포토리소그래픽 공정을 통해 제1포토레지스트 패턴을 형성하는 단계; HMDS(hexamethyl-dislazane)로 표면 처리하는 단계; 전체 구조 상부에 제2포토레지스트를 도포한 후 포토리소그래피 공정을 통해 포토레지스트 패턴을 형성하되 상기 제1포토레지스트 패턴보다 넓은 홀을 형성하는 단계; 상기 제1 및 제2포토레지스트 패턴을 사용하여 건식식각함으로써 홀 입구가 넓은 식각 패턴을 형성하는 것을 특징으로 하는 이중 식각 단면 형성방법.
  2. 제1항에 있어서, 상기 제1포토레지스트는 네가티브 레지스트인 것을 특징으로 하는 이중 식각 단면 형성방법.
  3. 제1항에 있어서, 상기 제1 및 제2포토레지스트는 포지티브 레지스트인 것을 특징으로 하는 이중 식각 단면 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR94024035A 1994-09-23 1994-09-23 Method for forming a contact hole KR0137600B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR94024035A KR0137600B1 (en) 1994-09-23 1994-09-23 Method for forming a contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR94024035A KR0137600B1 (en) 1994-09-23 1994-09-23 Method for forming a contact hole

Publications (2)

Publication Number Publication Date
KR960011550A true KR960011550A (ko) 1996-04-20
KR0137600B1 KR0137600B1 (en) 1998-04-28

Family

ID=19393360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR94024035A KR0137600B1 (en) 1994-09-23 1994-09-23 Method for forming a contact hole

Country Status (1)

Country Link
KR (1) KR0137600B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720521B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 로딩 이펙트 제거방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980078155A (ko) * 1997-04-25 1998-11-16 김영환 반도체 소자의 콘택홀 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720521B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 로딩 이펙트 제거방법

Also Published As

Publication number Publication date
KR0137600B1 (en) 1998-04-28

Similar Documents

Publication Publication Date Title
KR950021058A (ko) 위상반전마스크 제조방법
KR960011550A (ko) 이중 식각 단면 형성방법
KR960026297A (ko) 반도체소자의 미세패턴 제조방법
KR100268898B1 (ko) 반도체소자의콘택홀형성방법
KR970077296A (ko) 알루미늄 박막의 식각 방법
KR950004408A (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR950021059A (ko) 하프톤형 위상반전마스크 제조 하프톤형 위상반전마스크 제조방법 하프톤형 위상반전마스크 제조방법
KR970028805A (ko) 포토마스크 및 그의 제조방법
KR970018028A (ko) 반도체 장치의 금속 콘택 형성방법
KR970067638A (ko) 반도체장치의 콘택홀 형성방법
KR960026296A (ko) 반도체소자의 미세패턴 형성방법
KR980005251A (ko) Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서
KR950021057A (ko) 림형 위상반전마스크 제조방법
KR960002597A (ko) 미세패턴 형성방법
KR970016754A (ko) 반도체 장치용 마스크 제조방법
KR960002502A (ko) 리소그라피 공정방법
KR950021075A (ko) 반도체장치의 콘택홀 형성방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR960026635A (ko) 금속배선 형성방법
KR970054201A (ko) 마스크 롬의 제조방법
KR960026303A (ko) 미세패턴 형성방법
KR960026270A (ko) 콘택홀 형성방법
KR970016793A (ko) 스페이서를 이용한 마스크 제조방법
KR950021155A (ko) 반도체소자의 미세패턴 형성방법
KR950009942A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee