KR960026296A - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR960026296A
KR960026296A KR1019940037485A KR19940037485A KR960026296A KR 960026296 A KR960026296 A KR 960026296A KR 1019940037485 A KR1019940037485 A KR 1019940037485A KR 19940037485 A KR19940037485 A KR 19940037485A KR 960026296 A KR960026296 A KR 960026296A
Authority
KR
South Korea
Prior art keywords
photosensitive film
forming
semiconductor device
chemically amplified
fine pattern
Prior art date
Application number
KR1019940037485A
Other languages
English (en)
Other versions
KR0142837B1 (ko
Inventor
백기호
전준성
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940037485A priority Critical patent/KR0142837B1/ko
Publication of KR960026296A publication Critical patent/KR960026296A/ko
Application granted granted Critical
Publication of KR0142837B1 publication Critical patent/KR0142837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 실리레이션을 이용한 미세패턴 형성공정시, 감광막의 노광된부분이 실리레이트될 때 일어나는 스웰링현상을 감소시키기 위하여 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하고 상기 Ⅰ라인용 감광막 상부에 화학증폭형 감광막을 얇게 형성한 다음, 노광마스크를 이용한 노광공정 또는 열공정으로 감광막의 예정된 부분만을 크로쓰링킹하고 크로쓰링킹이 되지 않은 부분은 실리레이트시킨 다음, 실리레이트된 부분을마스크로 이용한 플라즈마식각공정으로 미세패턴을 형성하기 위한 감광막패턴을 형성함으로써 반도체소자의 수율을 향상시킬 수 있는 기술이다.

Description

반도체소자의 미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2d도 본 발명의 제1실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면도.

Claims (10)

  1. 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하는 공정과, 상기 Ⅰ라인용 감광막 상부에 네가티브형의 화학증폭형 감광막을 일정두께 형성하는 공정과, 노광공정으로 상기 화학증폭형 감광막을 노광시켜 노광된 감광막을형성하는 공정과, 상기 노광되지 않은 감광막에 실리레이션공정을 실시하여 실리레이트된 부분을 형성하는 공정과, 상기실리레이트된 부분을 마스크로 이용하여 플라즈마 식각하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 실리레이션공정은 액체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의미세패턴 형성방법.
  3. 제1항에 있어서, 상기 실리레이션공정은 기체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의미세패턴 형성방법.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 화합물은 실리콘이 함유된 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  5. 제1항에 있어서, 상기 화학증폭형 감광막은 0.4 내지 0.6μm의 두께로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  6. 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하는 공정과, 상기 Ⅰ라인용 감광막 상부에 포지티브형의 화학증폭형 감광막을 일정두께 형성하는 공정과, 노광공정으로 상기 화학증폭형 감광막을 노광시켜 노광된 감광막을형성하는 공정과, 상기 노광되지 않은 감광막을 경화시키는 공정과, 상기 노광된 부분에 실리레이션공정을 실시하여 실리레이트된 부분을 형성하는 공정과, 상기 실리레이트된 부분을 마스크로 이용하여 플라즈마 식각하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  7. 제6항에 있어서, 상기 실리레이션공정은 기체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의미세패턴 형성방법.
  8. 제6항에 있어서, 상기 실리레이션공정은 액체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의미세패턴 형성방법.
  9. 제6항, 제7항 또는 제8항에 있어서, 상기 화합물은 실리콘이 함유된 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  10. 제6항에 있어서, 상기 화학증폭형 감광막은 0.4 내지 0.6μm의 두께로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037485A 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법 KR0142837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037485A KR0142837B1 (ko) 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037485A KR0142837B1 (ko) 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR960026296A true KR960026296A (ko) 1996-07-22
KR0142837B1 KR0142837B1 (ko) 1998-08-17

Family

ID=19403980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037485A KR0142837B1 (ko) 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0142837B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367744B1 (ko) * 2000-11-08 2003-01-10 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367744B1 (ko) * 2000-11-08 2003-01-10 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법

Also Published As

Publication number Publication date
KR0142837B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR960005864A (ko) 미세패턴 형성방법
JP3051817B2 (ja) 半導体装置の製造方法
KR970018110A (ko) 반도체장치의 패턴 형성방법
KR960026296A (ko) 반도체소자의 미세패턴 형성방법
KR960002587A (ko) 웨이퍼 가장자리의 패턴불균일 방지를 위한 노광방법
KR100422956B1 (ko) 미세패턴형성방법
KR950007029A (ko) 반도체소자의 미세패턴 형성방법
KR970003471A (ko) 반도체 소자의 콘택홀 형성방법
KR970006930B1 (ko) 반도체소자의 미세패턴 형성방법
KR960002597A (ko) 미세패턴 형성방법
KR960011550A (ko) 이중 식각 단면 형성방법
KR0170898B1 (ko) 액상 실리레이션을 이용한 감광막패턴 제조방법
KR950021045A (ko) 반도체 소자의 미세 패턴 형성방법
KR950004394A (ko) 감광막패턴 형성방법
KR950015584A (ko) 반도체 장치의 제조방법
KR950014974A (ko) 반도체 장치의 제조 방법
KR950015577A (ko) 반도체소자의 제조방법
KR970016754A (ko) 반도체 장치용 마스크 제조방법
KR960002507A (ko) 마스크 및 그 제조방법
KR950019934A (ko) 메탈(Metal) 식각후의 폴리머 제거 및 단차를 줄이는 방법
KR950021147A (ko) 반도체 장치의 제조방법
KR970018536A (ko) 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법
KR970018041A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR940015669A (ko) 오르가닉 아크층을 이용한 미세패턴 형성방법
KR970022517A (ko) 포토마스크 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee