KR970018041A - 반도체 소자의 미세 콘택홀 형성 방법 - Google Patents

반도체 소자의 미세 콘택홀 형성 방법 Download PDF

Info

Publication number
KR970018041A
KR970018041A KR1019950030713A KR19950030713A KR970018041A KR 970018041 A KR970018041 A KR 970018041A KR 1019950030713 A KR1019950030713 A KR 1019950030713A KR 19950030713 A KR19950030713 A KR 19950030713A KR 970018041 A KR970018041 A KR 970018041A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
photoresist
hole pattern
pattern
Prior art date
Application number
KR1019950030713A
Other languages
English (en)
Other versions
KR100372652B1 (ko
Inventor
조영재
류달래
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950030713A priority Critical patent/KR100372652B1/ko
Publication of KR970018041A publication Critical patent/KR970018041A/ko
Application granted granted Critical
Publication of KR100372652B1 publication Critical patent/KR100372652B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 포토 레지스트내의 광감응제가 온도에 따라 빛과 반응하지 않는 특성을 이용하여 정확한 콘택홀 패턴을 디화인(define)함으로써 고집적 소자의 제조에 대처하는 미세한 콘택홀을 형성할 수 있는 반도체 소자의 미세 콘택홀 형성방법에 관한 것으로, 반도체 기판위에 콘택홀 형성을 위한 패턴을 형성한 후, 이 패턴을 차단막으로 기판위의 절연막을 식각하여 소정 깊이의 콘택홀을 형성하는 통상의 콘택홀 형성방법에 있어서, 상기 반도체 기판위에 포트 레지스트를 도포하여 1차 포트 레지스트막을 형성한 후 이 포토 레지스트막위에 통상의 레티클을 대고 노광 및 현상공정을 진행하여 제1콘택홀 패턴을 형성하는 단계와, 상기 제1콘택홀 패턴이 빛과 반응하지 않도록 포토 레지스트내의 광감응제가 깨지는 온도로 가열하여 고체화시키는 하드 베이크 단계와, 상기 하드 베이크 단계를 거친 제1콘택홀 패턴을 포함하는 기판위에 포트 레지스트를 도포하여 2차 포트 레지스트막을 형성하는 단계와, 상기 2차 포토 레지스트막위에 형성하고자 하는 콘택홀 크기의 노치부를 갖는 제2레티클을 대고 노광 및 현상공정을 진행하여 제2콘택홀 패턴을 형성하는 단계로 이루어지는 콘택홀 패턴 디화인공정을 포함하여 구성된다.

Description

반도체 소자의 미세 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도의 (가)(나)(다)(라)(마)는 본 발명의 미세 콘택홀 형성방법을 설명하기 위한 공정도.

Claims (3)

  1. 반도체 기판위에 콘택홀 형성을 위한 패턴을 형성한 후, 이 패턴을 차단막으로 기판위의 절연막을 식각하여 소정 깊이의 콘택홀을 형성하는 콘택홀 형성방법에 있어서, 상기 반도체 기판위에 포토 레지스트를 도포하여 1차 포토 레지스트막을 형성한 후 이 포토 레지스트막위에 통상의 레티클을 대고 노광 및 현상공정을 진행하여 제1콘택홀 패턴을 형성하는 단계; 상기 제1콘택홀 패턴이 빛과 반응하지 않도록 포토 레지스트내의 광감응제가 깨지는 온도로 가열하여 고체화시키는 하드 베이크 단계; 상기 하드 베이크 단계를 거친 제1콘택홀 패턴을 포함하는 기판위에 포토 레지스트를 도포하여 2차 포토 레지스트막을 형성하는 단계; 및 상기 2차 포토레지스트막위에 형성하고자 하는 콘택홀 크기의 노치부를 갖는 제2레티클을 대고 노광 및 현상공정을 진행하여 제2콘택홀 패턴을 형성하는 단계로 이루어지는 콘택홀 패턴 디화인공정을 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 하드 베이크 단계는 180∼200℃ 정도의 비교적 높은 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
  3. 제1항 또는 제2항에 있어서, 제1콘택홀 패턴을 형성한 후 2차 포토 레지스트막을 형성하는 단계전에 1차 및 2차 포트 레지스트간의 접착력을 향상시키기 위한 헥사메틸디실란으로 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950030713A 1995-09-19 1995-09-19 반도체소자의미세콘택홀형성방법 KR100372652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030713A KR100372652B1 (ko) 1995-09-19 1995-09-19 반도체소자의미세콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030713A KR100372652B1 (ko) 1995-09-19 1995-09-19 반도체소자의미세콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR970018041A true KR970018041A (ko) 1997-04-30
KR100372652B1 KR100372652B1 (ko) 2003-05-12

Family

ID=37416632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030713A KR100372652B1 (ko) 1995-09-19 1995-09-19 반도체소자의미세콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100372652B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361173B1 (ko) * 1998-10-08 2002-11-18 닛본 덴기 가부시끼가이샤 캐패시터콘택홀을 갖는 반도체장치 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117126A (ja) * 1988-10-26 1990-05-01 Fuji Electric Co Ltd 半導体装置の製造方法
JPH0562872A (ja) * 1991-03-27 1993-03-12 Sumitomo Metal Ind Ltd パターン形成方法
JPH0555102A (ja) * 1991-08-26 1993-03-05 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361173B1 (ko) * 1998-10-08 2002-11-18 닛본 덴기 가부시끼가이샤 캐패시터콘택홀을 갖는 반도체장치 제조방법

Also Published As

Publication number Publication date
KR100372652B1 (ko) 2003-05-12

Similar Documents

Publication Publication Date Title
KR960005864A (ko) 미세패턴 형성방법
US4403151A (en) Method of forming patterns
KR970018041A (ko) 반도체 소자의 미세 콘택홀 형성 방법
JPS5623783A (en) Formation of electrode for semiconductor device
KR19980015733A (ko) 레지스트 패턴 형성방법
KR970008372A (ko) 반도체장치의 미세 패턴 형성방법
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법
JPS59155933A (ja) 微細パタ−ン形成方法
KR950015577A (ko) 반도체소자의 제조방법
KR960002597A (ko) 미세패턴 형성방법
KR970052963A (ko) 반도체 소자의 제조방법
KR970016754A (ko) 반도체 장치용 마스크 제조방법
KR970052354A (ko) 반도체 소자의 콘택 홀 형성방법
KR19980052471A (ko) 반도체 소자의 제조 방법
KR970024005A (ko) 반도체 소자의 미세콘택홀 형성방법
KR950001925A (ko) 반도체소자 제조방법
KR970048979A (ko) 미세 패턴을 갖는 마스크 형성 방법
KR960026351A (ko) 스페이서절연층 형성방법
KR950025887A (ko) 반도체 소자의 감광막패턴 제조 방법
KR980005303A (ko) 반도체 소자의 패턴 형성 방법
KR970051843A (ko) 반도체 장치의 감광막 패턴 형성방법
KR940027097A (ko) 반도체소자 제조공정의 감광막 제거방법
KR940022185A (ko) 감광막의 이중 선택 노광에 의한 콘택홀 형성 방법
KR980003871A (ko) 반도체소자의 미세패턴 형성방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060124

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee