KR0142837B1 - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법

Info

Publication number
KR0142837B1
KR0142837B1 KR1019940037485A KR19940037485A KR0142837B1 KR 0142837 B1 KR0142837 B1 KR 0142837B1 KR 1019940037485 A KR1019940037485 A KR 1019940037485A KR 19940037485 A KR19940037485 A KR 19940037485A KR 0142837 B1 KR0142837 B1 KR 0142837B1
Authority
KR
South Korea
Prior art keywords
photosensitive film
forming
semiconductor device
chemically amplified
film
Prior art date
Application number
KR1019940037485A
Other languages
English (en)
Other versions
KR960026296A (ko
Inventor
백기호
전준성
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037485A priority Critical patent/KR0142837B1/ko
Publication of KR960026296A publication Critical patent/KR960026296A/ko
Application granted granted Critical
Publication of KR0142837B1 publication Critical patent/KR0142837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 실리레이션을 이용한 미세패턴 형성공정시, 감광막의 노광된 부분이 실리레이트될 때 일어나는 스웰링현상을 감소시키기 위하여 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하고 상기 Ⅰ라인용 감광막 상부에 화학증폭형 감광막을 얇게 형성한 다음, 노광마스크를 이용한 노광공정 또는 열공정으로 감광막의 예정된 부분만을 크로쓰링킹하고 크로쓰링킹이 되지 않은 부분은 실리레이트시킨 다음, 실리레이트된 부분을 마스크로 이용한 플라즈마식각공정으로 미세패턴을 형성하기 위한 감광막패턴을 형성함으로써 반도체소자의 수율을 향상시킬 수 있는 기술이다.

Description

반도체소자의 미세패턴 형성방법
제1a도 내지 제1e도는 종래기술의 실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면도.
제2a도 내지 제2d도 본 발명의 제1실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면도.
제3a도 내지 제3d도는 본 발명의 제2실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면되.
*도면의 주요부분에 대한 부호의 설명
11,31,51:반도체기판 13,33,52:1라인용 감광막
15,35:화학증폭용 감광막 17,37:노광된 감광막
19,39;실리레이트된 부분 21,41,58:산화막
23,43:감광막패턴 53:노광마스크
54:광원 55:노광영역
56:경화된 감광막 57:실리레이트된 부분
59:산소플라즈마 60:감광막패턴
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 반도체소자의 고집적화에 따른 실리레이션 공정을 이용시 발생하는 스웰링(swelling)현상이 감소된 반도체소자의 미세패턴을 형성함으로써 반도체소자의 수율을 향상시킬 수 있는 기술에 관한 것이다.
여기서, 스웰링현상이란 실리레이트된 부분이 다른 부분보다 높고 등글게 형성된 것이다.
과거에는 감광막만을 이용하여 패턴을 형성하였다. 그러나, 바도체소자가 고집적화됨에 따라 미세패턴을 필요로 하였다. 그로 인하여, 종래에는 과거보다 30-50% 정도로 더 미세한 패턴을 얻을 수 있는 실리레이션을 이용한 패턴형성공정을 이용하였다. 그러나, 상기 실리레이션 공정은 실리레이트된 부분에서 발생되는 스웰링현상으로 인하여 재현성이 떨어지고 후공정을 어렵게 되어 반도체소자의 수율을 저하시키는 문제점이 있다. 종래기술에 의한 반도체소자의 미세패턴 형성공정의 실시예를 제1a도 내지 제1e도를 참고로 하여 상세히 설명한다.
제1a도를 참조하면, 반도체기판(51) 상부에 감광막(52)을 형성한다. 이 때, 감광막(52)은 I라인용 감광막이다. 그리고, 감광막(52)은 1.0μm의 두께로 형성한다.
제1B도를 참조하면, 노광 마스크(53)를 이용한 노광공정으로 노광영역(55)을 형성한다. 이 때, 노광공정은 광원(54)의 양을 조절하여 상기 감광막(52)의 상부만을 얇게 노광시킨 것이다.
제1c도를 참조하면, 제1b도의 공정후에 경화공정을 실시하여 상기 노광영역(55)을 제외한 감광막(52)을 경화시킴으로써 경화된 감광막(56)을 형성한다.
제1d도를 참조하면, 상기 노광영역(55)에 실리레이션을 실시하여 실리레이트된 부분(57)을 형성한다. 여기서, 실리레이션이란 실리콘이 함유된 화합물을 노광된 부분에 주입하는 공정을 말한다. 이 때, 실리레이트된 부분(57)은 경화된 감광막(56)보다 약간 높게 형성되는 스웰링현상이 발생한다.
제1e도는 상기 실리레이트된 부분(57)을 마스크로 하여 산소플라즈마(9) 식각을 실시하여 감광막패턴(60)을 형성한다. 이 때, 실리레이트된 부분(57)은 산소플라즈마(59)와 반응하여 산화막(58)을 형성한다. 그리고, 산화막(58)은 마스크 역할을 한다.
종래기술에 따른 반도체소자의 미세패턴 형성방법에 의하면, 실리레이트공정 후에 실리콘이 외부습기와 반응하여 실리레이션되지 않거나 실리콘과 결합하고 있는 메틸기의 크기로 인하여 스웰링현상이 발생하는데 이는 재현성이 떨어지고 후공정을 어렵게 하여 반도체소자의 수율을 저하시키는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 반도기판상부에 Ⅰ라인용 감광막을 형성하고 그 상부에 화학증폭형 감광막을 형성한 다음, 노광공정을 실시하고 실리레이션공정을 실시한 다음, 실리레이트된 부분을 마스크로하여 식각공정을 실시함으로써 스웰링현상이 종래보다 적게 일어나 반도체소자의 수율을 향상시킬 수 있는 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 목적은, 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하는 공정과, 상기 Ⅰ라인용 감광막 상부에 네가티브형의 화학증폭형 감광막을 일정두께 형성하는 공정과, 노광공정으로 상기 화학증폭형 감광막을 노광시켜 노광된 감광막을 형성하는 공정과, 상기 노광되지 않은 감광막에 실리레이션공정을 실시하여 실리레이트된 부분을 형성하는 공정과, 상기 실리레이트된 부분을 마스크로 이용하여 플라즈마 식각하는 공정을 포함하는 반도체소자의 미세패턴 형성방법에 있어서, 상기 실리레이션공정은 액체상태의 화합물로 실시하는 것과, 상기 실리레이션공정은 기체상태의 화합물로 실시하는 것이다. 그리고, 상기 화합물은 실리콘이 함유된 것이다. 그리고, 상기 화학증폭형 감광막은 0.4 내지 0.6μm의 두께로 형성하는 것이다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하는 공정과, 상기 Ⅰ라인용 감광막상부에 포지티브형 화학증폭형 감광막을 일정두께 형성하는 공정과, 노광공정으로 상기 화학증폭형 감광막을 노광시켜 노광된 감광막을 형성하는 공정과,상기 노광되지 않은 감광막을 경화시키는 공정과, 상기 노광된 부분에 실리레이션공정을 실시하여 실리레이트된 부분을 형성하는 공정과, 상기 실리레이트된 부분을 마스크로 이용하여 플라즈마 식각하는 공정을 포함하는 반도체소자의 미세패턴 형성방법에 있어서, 상기 실리레이트공정은 기체상태의 화합물로 실시하는 것과, 상기 실리레이션공정은 액체상태의 화합물로 실시하는 것이다. 그리고, 상기 화합물은 실리콘이 함유된 것이다. 그리고, 상기 화학증폭형 감광막은 0.4 내지 0.6μm의 두께로 형성하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
제2a도 내지 제2d도는 본 발명의 제1실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면도이다.
제2a도를 참조하면, 반도체기판(11) 상부에 Ⅰ라인용 감광막(13)을 형성한다. 그리고, 상기 Ⅰ라인용 감광막(13) 상부에 화학증폭형 감광막(CAR:Chemical Aamplified Resist)(15)을 형성한다. 이 때, 화학증폭형 감광막(13)은 네가티브형으로 형성한다. 그리고, 화학증폭형 감광막(15)은 0.4 내지 0.6μm의 두께로 형성한다.
제2b도를 참조하면, 마스크를 이용한 노광공정으로 상기 화학증폭형 감광막(15)을 노광하여 노광된 감광막(17)을 형성한다. 이 때, 노광된 감광막(17)은 크로쓰링킹(crossliking)된다. 그래서, 별도의 열공정을 실시하지 않아도 된다.
제2c도를 참조하면, 상기 노광되지 않은 감광막(15)에 실리레이션공정을 실시하여 실리레이트된 부분(19)을 형성한다.
제2d도를 참조하면, 제2c도의 공정후에 전면 플라즈마식각한다. 이 때, 실리레이트된 부분(19)은 상부 일부가 플라즈마와 반응하여 산화막(21)을 형성한다. 그리고, 상기 산화막(21)이 마스크로 사용되어 다른 화학증폭형 감광막(15)과 Ⅰ라인용 감광막(13)은 식각된다. 그로 인하여 미세패턴을 형성할 수 있는 감광막패턴(23)을 형성할 수 있다.
제2a도 내지 제3d도는 본 발명의 제2실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면도이다.
제3a도를 참조하면, 반도체기판(31) 상부에 Ⅰ라인용 감광막(33)을 형성한다. 그리고, 상기 Ⅰ라인용 감광막(33) 상부에 화학증폭형 감광막(35)을 형성한다. 이 때, 화학증폭형 감광막(35)을 포지티브형으로 형성한다.
제3b도를 참조하면, 마스크를 이용한 노광공정을 실시하여 노광된 감광막(37)을 형성한다. 이 때, 노광된 감광막(37)은 네가티브형 감광막이 경화되는데 비하여 분해가 발생한다.
제3c도를 참조하면, 상기 노광된 감광막(37)에 실리레이션공정을 실시하여 실리레이트된 부분(39)을 형성한다.
제3d도를 참조하면, 제3c도의 공정후에 전면 플라즈마 식각을 실시한다. 이 때, 실리레이트된 부분(39) 상부 일정두께는 플라즈마와 반응하여 산화막(41)을 형성한다. 그리고, 실리레이트되지 않은 감광막(35)과 Ⅰ라인용 감광막(33)은 제거된다. 그로 인하여, 미세패턴을 형성할 수 있는 감광막패턴(43)이 형성된다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하고 그 상부에 화학증폭형 감광막을 얇게 형성한 다음, 마스크를 이용한 노광공정과 실리레이션공정을 실시하고 실리레이트된 부분을 이용한 식각공정을 미세한 감광막패턴을 형성함으로써 스웰링정도를 감소시켜 반도체소자의 수율을 향상시키는 잇점이 있다.

Claims (10)

  1. 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하는 공정과, 상기 Ⅰ라인용 감광막 상부에 네가티브형의 화학증폭형 감광막을 일정두께 형성하는 공정과, 노광공정으로 상기 화학증폭형 감광막을 노광시켜 노광된 감광막을 형성하는 공정과, 상기 노광되지 않은 감광막에 실리레이션공정을 실시하여 실리레이트된 부분을 형성하는 공정과, 상기 실리레이트된 부분을 마스크로 이용하여 플라즈마 식각하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 실리레이션공정은 액체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 실리레이션공정은 기체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 화합물은 실리콘이 함유된 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  5. 제1항에 있어서, 상기 화학증폭형 감광막은 0.4 내지 0.6μm의 두께로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  6. 반도체기판 상부에 Ⅰ라인용 감광막을 일정두께 형성하는 공정과, 상기 Ⅰ라인용 감광막 상부에 포지티브형의 화학증폭형 감광막을 일정두께 형성하는 공정과, 노광공정으로 상기 화학증폭형 감광막을 노광시켜 노광된 감광막을 형성하는 공정과, 상기 노광되지 않은 감광막을 경화시키는 공정과, 상기 노광된 부분에 실리레이션공정을 실시하여 실리레이트된 부분을 형성하는 공정과, 상기 실리레이트된 부분을 마스크로 이용하여 플라즈마 식각하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  7. 제6항에 있어서, 상기 실리레이션공정은 기체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  8. 제6항에 있어서, 상기 실리레이션공정은 액체상태의 화합물로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  9. 제6항, 제7항 또는 제8항에 있어서, 상기 화합물은 실리콘이 함유된 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  10. 제6항에 있어서, 상기 화학증폭형 감광막은 0.4 내지 0.6μm의 두께로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
KR1019940037485A 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법 KR0142837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037485A KR0142837B1 (ko) 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037485A KR0142837B1 (ko) 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR960026296A KR960026296A (ko) 1996-07-22
KR0142837B1 true KR0142837B1 (ko) 1998-08-17

Family

ID=19403980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037485A KR0142837B1 (ko) 1994-12-27 1994-12-27 반도체소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0142837B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367744B1 (ko) * 2000-11-08 2003-01-10 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법

Also Published As

Publication number Publication date
KR960026296A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JPH05241348A (ja) パタン形成方法
KR0142837B1 (ko) 반도체소자의 미세패턴 형성방법
KR970006930B1 (ko) 반도체소자의 미세패턴 형성방법
JP3592805B2 (ja) フォトレジストパターン形成方法
KR960002239B1 (ko) 레지스트막 패턴 형성방법
JPS63246821A (ja) パタ−ン形成方法
KR100422956B1 (ko) 미세패턴형성방법
KR20010063778A (ko) 스컴제거방법
JP2932462B1 (ja) 半導体製造の表面パターニング方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
JPS6386550A (ja) 多層配線層の形成方法
KR950004976B1 (ko) 포지티브 레지스트 형성방법
KR960000180B1 (ko) 실리레이션 반응에 의한 레지스트패턴 형성방법
JPS6335096B2 (ko)
KR0170898B1 (ko) 액상 실리레이션을 이용한 감광막패턴 제조방법
KR950014944B1 (ko) 감광막패턴 형성방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
KR19980084124A (ko) 반도체소자의 미세패턴 형성방법
JPH06338452A (ja) レジストパタ−ンの形成方法
JPH0385544A (ja) レジストパターン形成方法
KR0137618B1 (ko) 포토레지스트 패턴 형성방법
KR100239432B1 (ko) 실릴레이션된 감광막의 프로파일 스테이닝 방법
KR19990055782A (ko) 반도체 소자의 미세패턴 형성방법
KR19990054904A (ko) 미세 감광막패턴 형성방법
JPH0313949A (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee