KR19990055782A - 반도체 소자의 미세패턴 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 현상을 한 후 레지스트 감광막 패턴의 경화를 위하여 열처리 공정 전에 이온주입 공정을 추가함으로써, 미세 콘택홀 형성시 생기는 오버행 프로파일(overhang profile)을 개선하여 열적 안정성을 증가시키고 그에 따른 후속공정이 용이하도록 하여 공정마진을 확보한 반도체 소자의 미세패턴 형성방법에 관한 것이다.

Description

반도체 소자의 미세패턴 형성방법

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 현상 후 열처리공정을 하기전에 이온을 주입하여 레지스트 절연막을 경화시킴으로써 미세 콘택홀 형성시 생기는 오버행 프로파일(overhang profile)을 개선하고 열적 안정성을 증가시켜 공정 마진을 확보한 반도체 소자의 미세패턴 형성방법에 관한 것이다.

최근 반도체 소자의 고집적화 추세는 미세패턴 형성기술의 발전에 큰 영향을 받고 있으며, 사진현상 공정에 의해 형성되는 감광막 패턴은 반도체 소자의 제조 공정중에서 식각 또는 이온주입 공정등의 마스크로 매우 폭 넓게 사용되고 있다.

종래 반도체 소자의 미세패턴 형성방법을 살펴보면 다음과 같다.

먼저, 미세패턴이 되는 피식각 도전층이 형성되어 있는 반도체의 웨이퍼 기판상에 감광제와 수지(resin) 등이 용제인 솔벤트에 일정 비율로 용해되어 있는 감광액을 균일하게 도포하고, 감광막을 선택적으로 노광한 후, 상기 감광막을 알카리성 현상액으로 처리하여 상기 감광막을 선택적으로 제거하여 감광막 패턴을 형성하고, 상기 감광막패턴을 마스크로 도전층을 식각하여 미세패턴을 형성한다.

상기와 같은 종래 도전배선 미세패턴의 배선은 배선의 폭 및 배선간 간격 즉 선/스페이스가 상기 감광막 패턴에 의해 조절된다.

따라서, 감광막 패턴의 미세 패턴화, 공정진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되었다.

일반적인 감광막패턴 형성기술은 노광장치의 정밀도, 광의 파장 등과 같은 많은 제약요인에 의해 어느 정도 이하의 미세패턴을 형성할 수 없다.

즉, 사용되는 광파장이 각각 436,365 및 248nm인 G-선, i-선 및 엑시머 레이저를 광원으로 사용하는 축소 노광장치의 공정 분해능은 약 0.7μm, 0.5μm, 0.3μm 크기의 선/스페이스를 형성하는 정도에 한계이며, 콘택홀의 경우에는 이보다 더 크게 형성된다.

광학 리소그래피 기술은 생산성이 높고 적용하기 쉬운 기술이지만, 주어진 빛의 파장 및 렌즈의 구경(numerical aperture : NA, 개구수)에 의한 패턴형성의 해상도 한계가 가장 큰 단점이다.

그래서, 콘택홀의 패턴이 일차적으로 노광기에 의해 그 크기가 결정된 이후에 추가의 열처리 공정을 행하므로써 콘택홀의 식각 후의 CD(Critical Dimension)를 줄이는 방법을 사용하게 된다.

도 1a 내지 도 1c 는 종래의 기술에 따른 미세패턴 형성방법의 공정단계를 나타낸 단면도로, 우선 식각하려는 반도체 기판(11) 상부에 포토 레지스트 감광막(12)을 도포한 후, 그 위에 노광 마스크(13)를 씌워서 광원(14)에 의해 빛을 조사시키는 노광공정을 행한다.(도 1a 참조)

그 다음, 노광된 감광막(12)을 현상하고, 린스용액에 의해 현상액을 씻어내면 감광막(12) 패턴이 형성되면서 식각부가 노출된다.(도 1b 참조)

그리고, 상기 감광막(12) 패턴을 경화시켜 마스크로 사용하기 위해 열처리 공정을 행한다.

그런데, 상기 열처리 공정에서 감광막 패턴의 프로파일(profile)이 수직으로 형성되지 않고, 그 모서리 부분이 돌출되어 형성되는 오버행 프로파일(overhang profile)을 형성한다.(도 1c 참조)

그래서, 피식각층의 식각이 제대로 행해지지 않게 되며, 그로 인한 후속공정이 어려워지는 문제점이 있다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 감광막 패턴의 프로파일을 수직으로 형성함으로써 열적 안정성을 넓히고 공정마진을 증가시킨 반도체 소자의 미세패턴 형성방법을 제공하는데 있다.

도 1a 내지 도 1c 는 종래의 기술에 따른 미세패턴 형성방법의 공정단계를 나타낸 단면도

도 2a 내지 도 2d 는 본 발명에 따른 미세패턴 형성방법의 공정단계를 나타낸 단면도

<도면의 주요부분에 대한 부호의 설명>

11, 21 : 반도체 기판 12, 22 : 감광막

13, 23 : 노광 마스크 14, 24 : 광원

상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자의 미세패턴 형성방법은,

반도체 기판 상부에 감광막 패턴을 형성하는 공정과,

상기 감광막 패턴에 이온을 주입하여 상기 패턴을 경화시키는 공정과,

상기 감광막 패턴에 열을 가하여 플로우시키는 공정을 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2a 내지 도 2d 는 본 발명에 따른 미세패턴 형성방법의 공정단계를 나타낸 단면도이다.

먼저, 반도체 기판(21)의 상부에 포토 레지스트 감광막(22)을 0.4∼1.2μm의 두께로 도포하고 소프트 베이크(soft bake)를 실시하여 용제인 솔벤트(solvent)를 증발시킨 후, 노광 마스크(23)를 씌워서 광(24)을 조사시킨다. 그 후, 포스트 익스포져 베이크(post exposure bake)를 실시하게 되는데, 오버행 프로파일(overhang profile)의 생성을 방지하기 위하여 상기 포토 레지스트 감광막(22)의 두께를 0.3∼0.5μm로 낮게 코팅할 수 있다. (도 2a 참조)

그런 다음, 노광된 부분의 포토 레지스트 감광막(22)을 TMAH(Tetramethyl Ammonnium Hydroxide)로 현상시키고, 초순수(Deionized Water)로 현상액을 세척한다.(도 2b 참조)

상기 공정에 형성된 감광막(22) 패턴에 불순물 이온을 주입하여 경화시킨다. 이 때, 사용되는 이온으로는 Ar, P, He, Ne, B, As, BF₂가 있으며, 1 ∼ 100keV의 에너지를 사용해 10¹³∼ 10¹⁷ions/Cm²의 이온을 주입한다.(도 2c 참조)

그런 다음, 상기 이온주입에 의해 어느정도 경화(hardening)된 포토 레지스트 감광막 패턴을 100∼200℃의 온도에서 10초∼5분정도 열처리한다.(도 2d 참조)

상기 공정으로 이루어지는 미세패턴 형성방법은 상기 이온주입 공정에 의해, 종래 130℃에서 일그러졌던 포토 레지스트 감광막(22) 패턴이 200∼220℃의 온도에서도 이상없이 정상적으로 형성된다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 미세패턴 형성방법에 의하면, 마스크 공정 후 열처리전 불순물 이온주입 공정이 추가됨으로써 열적 안정도가 상승하여 후속 공정이 용이해지며, 광학 리소그래피 기술을 이용하여 미세패턴의 형성이 가능해져 생산성을 높힐 수 있는 매우 뛰어난 효과가 있다.

그리고, 불순물 이온주입 공정으로 포토레지스트를 경화시켜 에치율(etch rate)을 높여 줌으로써, 포토 공정시 레지스트의 두께를 낮게하여 공정을 진행해도 되기 때문에 해상한계 및 공정 마진의 증대를 가져올 수 있다.

또한, 종래의 공정에 따른 KrF 리소그라피로는 0.18μm 콘택홀까지 가능하나, 본발명에 따르면 0.15μm 콘택홀까지 가능하다.

그리고, 레지스트의 경화가 부족해서 에칭후의 식각패턴이 일그러지는 현상을 방지할 수 있는 매우 뛰어난 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 반도체 기판 상부에 감광막 패턴을 형성하는 공정과,

   상기 감광막 패턴에 이온을 주입하여 상기 패턴을 경화시키는 공정과,

   상기 감광막 패턴에 열을 가하여 플로우시키는 공정을 포함하는 것을 특징으로 반도체 소자의 미세패턴 형성방법.
2. 제 1 항에 있어서,

   상기 감광막의 두께를 0.3μm∼0.5μm로 코팅하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
3. 제 1 항에 있어서,

   상기 이온주입 공정은 Ar, P, He, Ne, B, As, BF₂등의 이온을 사용하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
4. 제 1 항에 있어서,

   상기 이온주입 공정은 1∼100keV의 에너지를 사용해 10¹³∼10¹⁷ions/Cm²의 이온을 주입하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
5. 제 1 항에 있어서,

   상기 열처리 공정의 온도는 100∼200℃인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
6. 제 1 항에 있어서,

   상기 열처리 공정은 10초∼5분 동안 행하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.